EDA技术实用教程 第2版 李洋 第五章VHDL新.pptVIP

课程总体内容： VHDL程序的基本组成 （一）参数部分——程序包 (二）接口部分—设计实体 (二）接口部分—设计实体 （三）描述部分—结构体 对象：是一个或多个代表着对象种类的字符串，多个对象时用“,”号分开。 VHDL数据类型（Data Type） 信号可被看作两个元件之间数据传输的通路。 程序1： ENTITY mux2_1 IS 　 PORT(a,b:IN BIT; 　　　　　 s:IN BIT; 　 y:OUT BIT); END ENTITY mux2_1; 在所有的并行语句中，两个以上的并行赋值语句在字面上的顺序并不表明它们的执行顺序。 例如： 仍以四路数据选择器为例，采用WHEN –ELSE条件信号赋值语句实现结构体。VHDL程序如下。 BEGIN PROCESS(A) BEGIN TMP =‘0’； FOR N IN 0 TO 7 LOOP TMP =TMP XOR A(N)； END LOOP； Y= TMP； END PROCESS； END ART； 第5章 VHDL硬件描述语言(core content) 【例5.4.4】 WHILE_LOOP语句的使用。 SHIFT1： PROCESS(INPUTX) VARIABLE N： POSITIVE:=1； BEGIN L1： WHILE N=8 LOOP --这里的“=”是小于等于的意思 OUTPUTX(N)=INPUTX(N+8)； N:=N+1； END LOOP L1； END PROCESS SHIFT1； 第5章 VHDL硬件描述语言(core content) （5）NEXT 语句 NEXT语句主要用在LOOP语句执行中有条件的或无条件的转向控制。它的语句格式有以下三种： NEXT [LOOP 标号] [WHEN 条件表达式]； 当LOOP 标号缺省时，则执行NEXT 语句时，即刻无条件终止当前的循环，跳回到本次循环LOOP语句开始处，开始下一次循环，否则跳转到指定标号的LOOP语句开始处，重新开始执行循环操作。若WHEN子句出现并且条件表达式的值为TRUE，则执行NEXT语句，进入跳转操作，否则继续向下执行。 第5章 VHDL硬件描述语言(core content) 【例5.4.5】 … L1： FOR CNT_VALUE IN 1 TO 8 LOOP S1：A(CNT_VALUE):=‘0’； NEXT WHEN (B=C)； S2 ：A(CNT_VALUE+8):=‘0’; END LOOP L1; 第5章 VHDL硬件描述语言(core content) （6）EXIT语句 EXIT语句也是LOOP语句的内部循环控制语句，其语句格式如下： EXIT [LOOP 标号] [WHEN 条件表达式]； 这里，每一种语句格式与前述的NEXT 语句的格式和操作功能非常相似，惟一的区别是NEXT语句是跳向LOOP 语句的起始点，而EXIT语句则是跳向LOOP语句的终点。 下例是一个两元素位矢量值比较程序。在程序中，当发现比较值A和B不同时，由EXIT语句跳出循环比较程序，并报告比较结果。 第5章 VHDL硬件描述语言(core content) 【例5.4.6】 SIGNAL A，B：STD_LOGIC_VECTOR(1 DOWNTO 0)； SIGNAL A_LESS_THEN_B：BOOLEAN； … A_LESS_THEN_B=FLASE； --设初始值 FOR I IN 1 DOWNTO 0 LOOP IF (A(I)=‘1’ AND B(I)=‘0’) THEN A_LESS_THEN_B=FALSE； EXIT； 第5章 VHDL硬件描述语言(core content) ELSIF (A(I)=‘0’ AND B(I)=‘1’) THEN A_LESS_THEN_B=TRUE； --AB EXIT； ELSE； NULL； END IF； END LOOP；