VHDL硬件描述语言与数字逻辑电路设计 第三版 侯伯亨1-6 第4章新.pptVIP

　　和其它高级语言一样，VHDL语言具有多种数据类型。两者对大多数数据类型的定义是一致的，但也有某些区别，如VHDL语言中可以由用户自己定义数据类型，这一点在其它高级语言中是做不到的。读者在阅读时务请多加注意。 　　　　在VHDL语言中，凡是可以赋予一个值的对象就称为客体(Object)。客体主要包括以下4种：信号(Signal)、变量(Variable)、常数(Constant)、文件(File)。在电子电路设计中，这4类客体通常都具有一定的物理含义。例如，信号对应地代表物理设计中的某一条硬件连接线，常数对应地代表数字电路中的电源和地等。当然，变量对应关系不太直接，通常只代表暂存某些值的载体。4类客体的含义和说明场合如表4-1所示。 　　 表4-1 VHDL语言中4类客体的含义和说明场合 4.1.1 常数　　常数(Constant)是一个固定的值。所谓常数说明，就是对某一常数名赋予一个固定的值。通常赋值在程序开始前进行，该值的数据类型则在说明语句中指明。常数说明的一般格式如下：　　CONSTANT 常数名：数据类型：=表达式；　　例如：　　CONSTANT VCC：REAL:=5.0；　　CONSTANT DALY：TIME:=100ns；　　CONSTANT FBUS：BIT_VECTOR:=0101； 　　常数一旦被赋值就不能再改变。上面VCC被赋值为5