verilogHDL器件.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * FPGA器件的配置 主动配置：由FPGA器件引导配置过程，它控制着外部存储器和初始化过程。 被动配置：由计算机或控制器控制配置过程。 根据配置数据线的宽度可以分为：串行配置和并行配置。 FPGA的配置模式主要通过模式选择引脚MSEL1和MSEL0来决定。 方式 说明 PS（Passive Serial） 被动串行，通过增强型配置器件或者普通配置芯片配置 AS (Active Serial) 主动串行，使用串行配置器件 FPP (Fast Passive Parallel) 快速被动并行，使用增强型配置器件或并行同步微处理器接口进行配置 AP(Active Parallel) 主动并行，一种新的配置方式 PPS(Passive Parallel Synchronous) 被动并行同步，使用并行同步微处理器接口进行配置 PPA(Passive Parallel Asynchronous) 被动并行异步，使用并行异步微处理器接口进行配置 JTAG模式 使用下载电缆通过JTAG接口进行配置 编程文件 配置文件 AS PS JTAG 说明 SOF √ √ 编程电缆下载 POF √ √ 编程电缆下载或配置器件下载 RBF √ 微处理器配置 HEX √ 微处理器配置或第3方编程器 JIC √ √ √ 编程电缆下载 JAM/JBC √ 编程电缆下载或微处理器配置 配置模式 模式选择引脚设定 备注 JTAG模式 MSEL1=0，MSEL0=1 通过JTAG进行配置 PS模式 MSEL1=0，MSEL0=1 1、采用专用配置器件（EPC1/EPC2/EPC4/EPC8/EPC16）；2、采用配置控制器（单片机、CPLD等）配合Flash；3、下载电缆 AS模式 MSEL1=0，MSEL0=0 采用串行配置器件（EPCS1/EPCS4/EPCS16/EPCS64） 说明： 1.在上表中，如果只采用一种配置方式，则可以直接将MSEL1，MSEL0 连接至VCC或者GND。 2.如果需要多种配置方式，那么MSEL要用控制器（单片机，CPLD等） 来控制以进行切换。 3.MSEL管脚在配置开始前必须处于一个固定的状态，因此不能将MSEL管 脚悬空。 1. AS配置模式 主动串行，模式引脚MSEL1=0，MSEL0=0 必须使用串行配置器件：EPCS1/EPCS4/EPCS16/EPCS64 FPGA器件的配置 Cyclone器件的AS模式配置电路 注意：因为FPGA 上的nSTATUS和 CONF_DONE 管脚都是开漏结构， 所以都要接上拉电 阻，FPGA的片选 引脚nCE必须接地。 FPGA专用配置器件 EPCS器件配置FPGA的电路原理图 2. PS配置模式 被动串行，模式引脚MSEL1=0，MSEL0=1 由EPC器件或者外部计算机控制配置过程，配置数据在DCLK的每个上升沿，通过DATA0引脚串行输入Cyclone器件。 EPC1/EPC1441将配置数据存放在EPROM中，并按照内部晶振产生的时钟频率将数据输出。用单个EPC器件配置Cyclone器件的原理类似EPCS对单个Cyclone器件的配置。 EPC器件的常用引脚及其功能 引脚名称 引脚类型 功能描述 DATA 输出 串行数据输出 DCLK I/O 时钟输入/输出 OE 输出 输出使能和复位 nCS 输入 片选输入 nCASC 输出 级联选择输出 nINIT_CONF 输出 INIT_CONF JTAG指令初始化配置 TDI 输入 JTAG数据输入引脚 TDO 输出 JTAG数据输出引脚 TMS 输入 JTAG模式选择引脚 TCK 输入 JTAG时钟输入引脚 VCCSEL/VPPSEL 输入 供电模式选择 EPC器件 特点：与FPGA器件均用4针接口连接；配置时电流很小；提供3.3V/5.0V等多种接口电压。 普通配置芯片：EPC1441/EPC1/EPC2 增强型配置芯片：EPC16，EPC8，EPC4 采用Flash存储工艺，可多次编程 通过BitBlaster、ByteBlaster或 ByteBlaster MV下载电缆， 使用串行矢量格式文件（*.svf）， *.jam文件，*.jbc文件对其进行 配置 基于ERPOM结构，不具有可擦写性 一般采用*.pof文件对其配置 使用单片机配置FPGA 微处理器PS模式配置FPGA的电路连接图 JTAG配置模式 具有比其他模式更高的优先级。在Cyclone系列的非JTAG配置模式中，一旦发起JTAG命令，则非JTAG配置被终止，进入JTAG模式。 Cyclone有四个专用的JTAG配置引脚