总线及ocn互低功耗设计方法研究.pdf

摘要 摘要 芯片功耗的快速增长已成为制约SoC发展的首要问题。全局异步的片上网络 拓扑结构不仅可以克服总线结构所固有的扩展性问题、通讯效率问题，而且缓解 了全局同步导致的功耗过快增长问题；而结构简单、易于实现的总线仍将适用于 局部范围内的数据通信。片上网络通信方式与总线通信方式的有效结合是SoC体 系结构的发展趋势。 考虑到长互连及其驱动结构是决定系统性能的关键因素，同时也是动态功耗 的重要来源，而SoC中的总线及OCN互连均具有互连线长、工作频率高的特点， 本文分别以总线和OCN为研究对象，研究长互连结构的低功耗设计方法。论文主 要研究工作和结果如下： 1、总线动态功耗的解析模型和低功耗布线方法研究 基于深亚微米总线动态功耗简化模型，根据相邻位线的逻辑电位变化，建立 了两相邻位线耦合动态功耗的表征方法，以计算连续周期上多位总线的的动态功 耗，并获得线间相邻耦合功率因子和活性的计算方法。根据连续变化的程序地址 数据，计算总线各位信号的相邻耦合功率因子和活性，提出了低功耗布线策略， 即将活性高的两条位线排布在布线通道两侧，再搜索出与其相邻耦合功率因子最 小的信号，排布在该信号的内侧，确