实时时钟rtcip研究.pdfVIP

摘要 摘要 随着集成电路向着深亚微米的制造、设计技术的发展，集成电路已经步入高 速发展的SOC时代。顺应信息产业的发展和市场需求，人们对芯片系统的性能提 出了更高的要求，片上系统的规模越来越大。此时的设计问题已不再是单个芯片 是否有能力容纳系统设计，而是设计如何跟上芯片设计复杂性的增长步伐，以及 如何满足激烈的市场竞争对产品上市时间越来越苛刻的要求。在片上系统设计变 得异常复杂的今天，基于芯核的设计已经成为EDA发展的必然趋势。开发具有自 主知识产权的IP核则更具有广泛的应用前景。 本文在智能监控SOC系统芯片平台下，对该SOC中的一个子IP模块实时时 钟的IP核设计进行了深入研究。在介绍IP核的特点及可复用型m核的设计方法 及设计中的关键技术的基础上，对RTC模块进行了可复用IP软核的设计。将整个 实时时钟系统划分为多个功能模块，介绍了各个子模块各自要实现的功能和部分 模块的算法。通过对SOC设计中低功耗设计方法和可综合代码编写规则的研究， 采用IP核重用技术和当前流行的VerilogHDL硬件描述语言设计，使用高层综合的 方法对各个模块进行设计描述，利用EDA工具对系统进行了仿真综合，完成了RTC 模块的