数模混合集成电中esd的特性研究与设计.pdfVIP

摘要 摘要 ESD(静电放电)是影响集成电路可靠性的主要因素之一，存在于生产到使用的 每一个环节，已经成为开发新一代工艺技术的难点。ESD防护设计和工艺条件密 切相关。只有对ESD损伤失效物理机制和工艺条件有一个好的理解，才能设计出 好的防护结构。 论文从器件的物理基础入手，研究了器件损伤的物理机制。分析认为雪崩热 空穴注入栅氧化层，产生界面态和大量中性陷阱，引起阈值电压增大，亚阈值电 流减小，造成关态漏泄漏电流的退化。同时发现器件内部温度越高，MOSFET栅 氧化层注入机制就越强，引起的损伤也就越大。 技术，发现使用了Non．Silicide工艺技术的器件，当漏端镇流电阻变大，增强了插 指晶体管的导通均匀性，并使得主要电流泄放通路远离＆一＆q表面，有利于器件 ContacttoGate 热量的散发；DCGS(Drain Space)的增加可以提高漏端镇流电阻；而 ContacttoGate SCGS(Source Space)增大时，源端镇流电阻的增大对ESD影响有限。 这为后续的电路和版图设计提供了合理的物理基础。 论文从输入、输出、