基于Verilog HDL的通信系统设计 陈曦 等编著 第1章新.pptVIP

基于Verilog HDL的通信系统设计 陈曦 等编著 中国水利水电出版社 第1章 Verilog的基本知识 硬件描述语言HDL（Hardware Description Language）是一种形式化方法来描述数字电路和系统的语言，它从出现发展至今已经有20多年历史。本章从介绍Verilog HDL的发展历程讲起进一步介绍了EDA相关技术的发展现状，最后介绍了进行大规模快速的集成电路设计还需要了解的IP的复用和SOC的概念。 1-1 硬件描述语言HDL 1-2 Verilog HDL的历史 1-3 Verilog HDL和VHDL的区别 1-4 Verilog目前的应用情况 1-5 EDA技术及其应用 china_54@ china_54@ * * * 21世纪高等院校精品规划教材 第1部分 基础篇 基于Verilog HDL的通信系统设计 基于Verilog HDL的通信系统设计 Verilog HDL语言已经成为一种标准的硬件描述语言，它有以下一些特点： 作为一种多用途的硬件描述语言，它具有很好的易学性和易用性。在语法上与C语言非常相似。 如果有一定C语言编程经验的读者，那么Verilog HDL语言学起来非常容易。 大多数逻辑综合工具都支持Verilog HDL，使得Verilog HDL成为设计人员的一个很