CMOS图像传感器列级ADC研究和设计.pdf

摘 要 CMOS 图像传感器以其功耗低、体积小、价格便宜等特点，广泛应用于图像 采集领域。目前，应用在 CMOS 图像传感器的 ADC 中，列级 ADC 与芯片级 ADC 相比，对 ADC 速度要求较低，降低了设计难度；与像素级 ADC 相比，提 高了填充因子，从而提高了图像传感器的光电转换效率，因此列级 ADC 得到了 广泛应用。但常用的三种列级 ADC 中，单斜 ADC(Single-Slope ADC,SS ADC) 转换速度低、逐次逼近 ADC(Successive-Approximation ADC,SA ADC) 占用芯片面 积大、循环 ADC(Cyclic ADC)功耗高，因此需进一步对列级 ADC 进行研究与设 计。 本文在研究列级 ADC 国内外发展现状的基础上，设计了一个两步 SA ADC， 该 ADC 利用一个 5 位 DAC 实现 10 位精度转换，从而将每列版图面积减小为传 统 SA ADC 面积的 1/2。接着在两步 SA ADC 的基础上，设计了一个单斜与逐次 逼近结合 ADC ，即 SS-SA ADC。该ADC 利用 SS ADC 实现 5 位粗量化，两步 SA ADC 实现 5 位细量化，并采用区间交叠方式实现了误差校正。SS-SA ADC 与两步 SA ADC 相比，在保持每列版图面积的同时，提高了精度。 两种 ADC 均采用 GSMC 0.18µm 1P4M 标准 CMOS 工艺进行设计。对两步 SA ADC 进行了前仿真验证、版图设计和后仿真验证，其有效位数为 9 位，每列 版图面积减小为传统 SA ADC 版图面积的 1/2；对 SS-SA ADC 进行了仿真验证， 其有效位数为 9.81 位，每列功耗 0.132mW，在实现高精度的同时，速度比传统 的 SS ADC 提高了 22 倍, 每列版图面积比传统的 SA ADC 减小 1/2，适用于高 速小尺寸像素，满足设计要求。 关键词： CMOS 图像传感器，列级ADC ，两步逐次逼近ADC ，单斜与逐次逼 近结合 ADC ，ADC 测试 ABSTRACT CMOS image sensor is widely used in image capture devices because of its lower power consumption, small chip area, and low chip price. Nowadays, in three kinds of ADCs for CMOS image sensor, a column-level ADC requires lower speed compared with a chip-level ADC, and improves the fill factor of pixel compared with a pixel-level ADC. As a result, a column-level ADC is commonly used. However, the speed of single-slope ADC(SS ADC) is very slow, the chip area of successive-approximation ADC(SA ADC) is very large, and the power consumption of cyclic ADC is very high, as a consequence, we should do more research on column-level ADCs. In this paper, first, the domestic and foreign studies of column-level ADCs are analyzed. Then, a two-step SA ADC is designed. Its resolution is 10 bit, but only