10级微机原理8_ 内存储器及其接口ok.pptVIP

全译码分体设计:低位地址接存储芯片地址线，全部存储芯片以字节为单位组织成规则的存储体（常见为n列128行），每个存储体由高位地址译码产生的片选信号控制。 对于单片机等专用系统，为简化电路，常常采用部分译码或线译码。 存储器的设计基本就是处理与三大总线的连接，低位地址接存储芯片地址线（A0A1有时作分体控制用，这时低位地址线顺延使用）；数据线以字节为单位、按字宽并行组织连接到各存储体，高位地址译码产生每个存储体的控制信号，接存储体的片选端（体选）；控制总线的读、写控制线接各存储体的公共读、写控制端。 5.2.3 动态存储器的刷新 1.刷新定义和原因 定期向电容补充电荷 刷新 动态存储器依靠电容电荷存储信息。平时无 电源供电，时间一长电容电荷会泄放，需要 定期向电容补充电荷，以保持信息不变。 2.最大刷新间隔 2ms 在此期间，必须对所有动态单元刷新一遍。 各动态芯片可同时刷新，片内按行刷新（按行读）。 3.刷新方法 刷新一行所用的时间：刷新周期（存取周期） 刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。 对主存的访问 由CPU提供行、列地址，随机访问。 2ms内集中安排所有刷新周期。 CPU访存： 4.刷新周期的安排方式 死区 用在实时要求不高的场合。 动态芯片刷新： 由刷新地址计数器提供行地址，定时刷新。 （1）集中刷新 R/W 刷新 R/W 刷新 2ms 5