MOS C-V技术.docVIP

MOS C-V 技 术 引言 在集成电路特别是MOS电路的生产和开发研制中，MOS电容的C-V测试是极为重要的工艺过程监控测试手段，也是器件，电路参数分析和可靠性研究的有效工具。MOS C-V技术包括：（1）MOS 电容的高频电容-电压测试（即CH-V）,用以测量氧化物中的有效电荷Qox和可动电荷Qm（与温偏试验配合）；（2）准静态甚低频CL-V测试,以测定Si/SiO2界面陷阱密度Dit 。在高温下可以测量Qm；（3）瞬态CH-t 测试。以测量半导体表面空间电荷区中的少子产生寿命τg和表面复合速度S；（4）脉冲高频CH-V测试。可测定半导体表面附近的掺杂剖面N-W；（5）热电子发射技术。通过TDDB（与时间相关的介电质击穿）试验，可以分析氧化物中的陷阱行为：陷阱密度Not、陷阱的充放电和陷阱的产生。陷阱特性直接影响超大规模集成电路的可靠性和稳定性。 一 理想MOS c-v特性 我们要了解为何通过测量MOS电容的C-V曲线，能确定MOS结构参数和电学性质，得首先了解理想的MOS电容的C-V特性。 理想的MOS结构（见图1b），即氧化物电荷Qox = 0，金属功函数差Фms = 0。MOS结构的电容C是氧化层电容Cox和半导体空间电荷电容Csc的串联，见图1b的等效电路。