组合逻辑电路15205.pptVIP

2）液晶显示器（LCD） 组合逻辑电路的竞争与冒险 习题课：MSI的应用与扩展 74LS148扩展为16线--4线编码器 74LS138扩展为4线—16译码器 CC14585扩展为8位数值比较器 试用74LS283设计一个BCD码加法器 试用74LS138设计一位二进制数的全减器 试用双四选一设计一个两位二进制数的全加器 二—十进制译码器 A0 A1 A2 二、中规模集成二—十进制译码器（74LS42） A3 三、显示译码器 1、七段字符显示器 1）发光二极管（LED） a b c d e f g D.P 共阴极驱动： a b c d e f g dp 0 R a 1 共阳极驱动： 0 a b c d e f g dp +5V R R a +5V 1 a b c d e f g 2、BCD—七段显示译码器 BCD 七 段 显 示 译 码 器 A3 A1 A2 A0 a b c d e f g 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Ya Yb Yc Yd Ye Yf Yg A3 A2 A1 A0 输 出 输 入 BCD—七段显示译码器真值表 电路图如P118 3、中规模集成BCD—七段显示译码器(74LS48) A0 BCD—七段显示译码器 A1 A2 Ye Yd Yc Yb Yf Ya Yg A3 试灯端：为“0”时，显示器全亮，显示 “8” 灭零输入端：为“0”时且A3A2A1A0=0000，显示器全灭，不显示 “0” 灭灯输入端：为“0”时 显示器全灭 灭零输出端：灭零输入端为“0”时且A3A2A1A0=0000，输出为“0” 4、74LS48的应用 4.4.3 加法器 二进制之间的算术运算都是化做若干步加法运算进行，因此加法器是构成算术运算器（AU）的基本单元 一、1位加法器 1、半加器 不考虑来自低位的进位将两个二进制相加 HA A B S CO 0 0 0 1 1 0 1 1 S CO A B 输出 输 入 0 0 1 0 1 0 0 1 CO=AB CO=AB =1 A B S CO HA 2、全加器 考虑来自低位的进位，将两个二进制数和来自低位的进位3个数相加 FA A B S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 S CO A B CI 输出 输 入 0 0 1 0 1 0 0 1 CI 1 0 0 1 0 1 1 1 S 0 A 10 00 11 01 BCI 1 1 1 1 1 0 0 0 0 CO 0 A 10 00 11 01 BCI 1 1 1 1 1 0 0 0 0 =AB+ACI+BCI 二、多位加法器 1、串行进位加法器 A3A2A1A0+B3B2B1B0=C4S3S2S1S0 C4 C3 C2 C1 C0 2、超前进位加法器 Si直接由Ai与Bi构成，不由各进位信号产生，可提高运算速度 P124 图3、30 三、中规模集成四位超前进位全加器 （74LS283，74LS83） 四位超前进位全加器 A3 A2 A1 A0 B3 B2 B1