微机原理 第5章ppt.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 存储器连接设计思路 计算所需芯片数 (所需单元数*位数8bit/单元规格数*位数8bit) 计算每片存储器所对应的地址范围 确定低位地址线（用于片内寻址） A0～An-1 确定高位地址线，用二进制表达 高位地址中的低三位接74138中的C,B,A 剩余地址线G1,G2A,G2B, 若地址线超过3根，高地位分开，通过相与逻辑实现 若地址线小于3根，则G1,G2A,G2B有些接常逻辑 例 ：要求用 4K ⅹ 8的 EPROM芯片 2732， 8K ⅹ 8的 RAM芯片 6264，译码器74LS138 构成 8K字 ROM和 8K字 RAM的存储器系统，系统配置为最小模式。 5-4 CPU与存储器的连接 一、 8 位CPU与存储器的连接 二、 8086CPU 与 存储器的连接 复习、 8086微处理器系统的配置( 最小模式 ) ① 8086的存储器以字节为单位进行编址，每个存储单元中存放一个字节(一个8位的二进制信息)。 ② 每一存储单元用惟一的一个地址码(不带符号的整数)标识。8086 最大能寻址 1 MB 个存储单元，地址为 00000H～FFFFFH。 ③ 将存储器内连续存放的两个字节视为一个16位的字数据。规定字的高8位字节存放在高地址单元，字的低8位字节存放在低地址单元。同时规定将低位字节的地址作为这个字的地址。 ④ 规则字: 将一个字数据的偶地址对应(存放在)低位字节，奇地址对应高位字节，符合这种规则存放的字数据称为“规则字”。否则，为“非规则字”。 复习、 8086微处理器系统的存储器的组织 ⑤ 1 MB存储器空间 奇地址存储体(512 KB)：与高8位数据线相连 偶地址存储体(512 KB)：与低8位数据线相连 奇地址存储体称为高位字节库。利用BHE信号低电平作为此库的选择信号； 偶地址存储体称为低位字节库。利用地址线A0＝0作为此库的选择信号。 A19～A1 共19个地址线用来作为两个库内的存储单元的寻址信号。 1 MB存储器空间 奇地址存储体(512 KB)：与高8位数据线相连 偶地址存储体(512 KB)：与低8位数据线相连 和A0的代码组合对应的存取操作 对非规则字的存取操作需要两个总线周期才能完成： 第一个总线周期，CPU在高位库中存取数据(低位字节)，此时A0=1，BHE=0。 在第二个总线周期中，在低位库中存取数据(高位字节)，此时A0=0，BHE=1。 ①当在偶数地址中存取一个数据字节时：例指令为 MOV AL, (1000H) ②当在奇数地址中存取一个数据字节时：例指令为 MOV AL, (1001H) ③规则字的存取操作: 例指令为 MOV AX, (1000H) ④非规则字的存取操作: 例指令为 MOV AX, (1001H) 此时，BHE和A0信号同时有效(由字操作指令给出)，所以可以在一个总线周期中一次实现在两个库中对一个字(高低两字节)完成存取操作。 例 ：要求用 4K ⅹ 8的 EPROM芯片 2732， 8K ⅹ 8的 RAM芯片 6264，译码器74LS138构成8K字ROM和8K字RAM的存储器系统，系统配置为最小模式。图6－16给出了系统连接图。 CPU与存储器连接的问题 容量扩展 位数扩展 字数扩展/位数和字数同时扩展 地址分配与片选信号处理 线选 全译码 部分译码 存储器容量的扩展 容量扩展 位数扩展 字数扩展 1k×4bit 1k×4bit 1k×4bit 1k×4bit 位数扩展 一般采用芯片并联法 例3：用2片8K×8位的6264扩充形成8K×16位的芯片组 除了数据线外，对应相连 位扩展连接方法总结 字数（存储容量）扩展 问题的提出（比位数扩展复杂） CPU可寻址的存储空间往往比单个存储芯片的容量大 CPU通常需要接各种不同类型的存储器(RAM/ROM) 因此常用多个存储芯片组成计算机的存储模块！ 字数扩展实例 用4片8K×8位芯片6264构成32K×8位的存储芯片组 ‘1’ 这32K单元的地址范围在4个芯片中的分配如下表所示： 4片存储器内部的地址（A12～A0）都是相同（重复）的，但增加了A14、A13后，它们对外的地址就是连续（不重复）的了，故称地址线A12～A0实