16路并行数据采集存储及显示.docVIP

基于FPGA的16路并行数据采集存储及显示系统方案报告 本系统实现对16路模拟信号的采集、存储、显示。16路模拟信号的选择可以通过FPGA多通道选择控制模块实现，选通的模拟信号经过信号调理模块送给模式转换器，模数转换接口由FPGA中的ADC控制模块实现，采集的数据经FIFO进行数据缓存，此时采集到的数据可以通过R232串口发送，PC机接收的数据可以通过串口调试工具观察各个通道数据。数据缓存的数据进行FFT运算后的结果由存储控制模块存到SD卡或者U盘里。另外数据处理的结果可以经过DA转换转化为模拟信号，可以通过示波器观察输入和经过数据处理后输出的模拟信号的差别。经过数据处理后的结果可以通过VGA控制模块在显示器上显示，也可以通过外部的USB从口芯片将数据送给PC机。系统总体框图如图一所示， 图一 系统总体结构框图 一、前端数据采集模块的设计 1）ADC选型 本系统采集的16路频率是50khz模拟信号，要求精度为12位以上。根据奈奎斯特率和工程应用的经验，要求ADC的采样率至少应该在500K以上，关于多路并行数据采集电路的设计，一种是选择多通道AD，这样可以使用单个16通道ADC。如果选择此方案在ADI、TI、Maxim、NS公司的产品中16通道的ADC有TI的ADS1158(16bit)、ADS1258(24bit)、ADS7953(12bit)，见表二。但是总的采样率只有125K和