03集成电路版图基础-CMOS版图.pptVIP

定义版图 什么是版图？ 集成电路制造工艺中，通过光刻和刻蚀将掩膜版上的图形转移到硅片上。这种制造集成电路时使用的掩膜版上的几何图形定义为集成电路的版图。 版图要求与对应电路严格匹配，具有完全相同的器件、端口、连线 一、单个MOS管的版图实现 设计中，常以宽度和长度值的比例式即宽长比（W/L）表示器件尺寸。 例：假设一MOS管，尺寸参数为20/5。则在版图上应如何标注其尺寸。 注意： 不同软件对图层名称定义不同； 严格区分图层作用。 MOS器件版图图层 ——PMOS N阱——NWELL P型注入掩模——PSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2 MOS器件版图图层 ——NMOS N型注入掩模——NSELECT 有源扩散区——ACTIVE 多晶硅栅——POLY 引线孔——CC 金属一——METAL1 通孔一——VIA 金属二——METAL2 版图设计中不需要绘制基片衬底材料以及氧化层 4、版图设计规则 版图设计规则一般都包含以下四种规则： (1) 最小宽度 例如，金属、多晶、有源区或阱都必须保持最小宽度。 (2)最小间距 例如，金属、多晶、有源区或阱都必须保持最小间距。 (3)最小包围 例如，N阱、N+离子注入和P+离子注入包围有源区应该有足够的余量;多晶硅、有源区和金属对接触孔四周要保持一定的覆盖。 (4)最小延伸 例如，多晶栅极须延伸到有源区外一定长度。 5、阱与衬底连接 通常将PMOS管的衬底接高电位（正压）；NMOS管的衬底接低电位（负压），以保证电路正常工作 衬底材料导电性较差，为了保证接触的效果，需要在接触区域制作一个同有源区类似的掺杂区域降低接触电阻，形成接触区。 衬底半导体材料要与电极接触，同样需要引线孔（CC）； P管衬底为N阱（N型材料），接电源；衬底连接版图由NSELETC、ACTIVE、CC、METAL1组成 N管衬底为基片（P型材料），接地；衬底连接版图由PSELETC、ACTIVE、CC、METAL1组成 完整的MOS管版版图必须包含两个部分： a）由源、栅和漏组成的器件； b）衬底连接。 源区、沟道区和漏区合称为MOS管的有源区(Active），有源区之外的区域定义为场区（Fox)。有源区和场区之和就是整个芯片表面即基片衬底（SUB）。 衬底连接布局 尽可能多的设置衬底连接区 6、大尺寸器件的设计 单个MOS管的尺寸沟道宽度一般小于20微米，且宽长比W/L1 MOS管宽长比（W/L）比值大于10：1的器件可称为大尺寸器件。在版图上需要做特殊处理。 并联后MOS管宽长比与原大尺寸管宽长比相同； 并联小MOS管个数为N，并联管的宽长比等于原大尺寸管宽长比的1/N； 栅极串联电阻为原大尺寸管寄生电容的1/N 注意！ 源漏共用只能在两个同类型MOS管中连接相同节点的端口之间实现； 源漏共用可以在两个有相同节点的同类型MOS管（如与非门的两个P管）之间实现 7、器件连接 实现源漏共用之后，需要将相应的端口连接才能形成完整的MOS管。 将源极、漏极分别用梳状金属线连接，栅极用多晶硅作为引线连接。 注意： 过长的多晶硅引线将导致较大的线电阻； 为了减小接触电阻，应尽量多做引线孔 二、集成电路版图设计方法 棒状图设计 ： 为了方便地从电路中得到最有效的源漏共用版图，可以使用“棒状图设计”，在绘制版图之前先制作结构草图。 可以很好的解决器件布局问题 “混合棒状图”法： 矩形代表有源区(宽度不限)； 实线代表金属； 虚线代表多晶硅； “×”代表引线孔。其它层次不画, 通常靠近电源vdd的是P管，靠近地线gnd的是N管。 电路图-棒状图-版图 练习 三输入与非门、或非门棒状图 运放对管 大尺寸器件存在的问题： 寄生电容； 栅极串联电阻 大面积的栅极与衬底之间有氧化层隔绝，形成平板电容 细长的栅极存在串联电阻，导致栅极两端电压不同 栅电压降低 MOS管寄生电容值 MOS管栅极串联电阻值 G S D 设计方法 （1）分段── 大尺寸MOS管分段成若干小尺寸MOS管。 (b) 截成4段（W/L=50/1） (a) MOS管的W/L=200/1 （2）源漏共用── 合并源/漏区，将4个小MOS管并联 (a)形成S-G-D、S-G-D…排列 (b)左起第二个和第四个MOS管的、和漏互换 (c)将相邻S、D重叠 G S D 并联后连接源和漏的金属线形成“叉指”结构。 为节省面积，可以适当考虑减少引线孔，使金属线跨越器件；并尽量将器件设置成矩形 8、MOS管阵列的版图实现 (1) MOS管的串联。 N1