vivado设计套件介绍.pdf

下载文档 降价啦

158
0
约2.86万字
约 25页
2016-01-12 发布于山西
举报
版权申诉
保障服务

vivado设计套件介绍.pdf

1、本文档共25页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

vivado设计套件介绍

XILINX Vivado Design Suite Vivado SoC Vivado Design Suite SoC IP 十招加速Vivado IPI 设计  Vivado Design Suite Backgrounder  Vivado IP Integrator Backgrounder Vivado HLS 中指针作为top 函数参数的处理  Vivado Design Suite WebPACK  IP Vivado HLS 中的浮点设计编码风格与技巧    Vivado 编写高效 Vivado HLS 工程 testbench 的三个  要素 Vivado Design Suite 7 All Programmable FPGA 3 35% LUT 20% XILINX Vivado Design Suite Vivado IP Integrator 作者：Hank Fu, Xilinx 处理器专家 Xilinx 在 Vivado 2013.2 中，推出了全新的图形化设计工具 IP Vivado Integrator ，让嵌入式设计更加直观。新工具上手，也会有些不适应的地方。下面十招，可以让你更快适应 IP Integrator ，开始定制自己的嵌入式系统芯片。凭借 IP Integrator ，可以像Freescale、TI 一样设计 SOC ，自 SoC 豪吗？ Vivado Design Suite 第一招：使用“Run Connection Automation”自动连接 IP。 SoC IP  Vivado Design Suite Backgrounder  Vivado IP Integrator Backgrounder  Vivado Design Suite WebPACK  IP  第二招：隐藏暂时不关心的信号类型，简化设计图。点击左上角的推门  图标，马上就有一个新窗口“Block Design Options”显示,再选中其中的 “Layers”。这个窗口按类型显示了所有的信号。一类信号，就是一个  Vivado layer。只有选中的 layer ，才会在设计图中显示。  Vivado Design Suite 7 All Programmable FPGA 3 35%