嵌入式实训33.docVIP

嵌入式实训33——维信科技 一、实训目的 1、掌握ARM7的存储体系结构。 2、掌握Altera ACEX1K FPGA的配置原理。 3、掌握Altera ACEX1K FPGA的基本开发流程。 4、掌握Samsung S3C44B0X（属于ARM7体系结构）通过并行总线控制FPGA的软、硬件实现。 二、实训内容（维信科技，山西最专业的IT实训） 通过修改LED延时控制寄存器（LED_CONTROL）的值，观察LED闪烁的快慢程度。延时的基本单位是0.1s（在FPGA源程序中指定，读者可自行修改、综合、编译和下载），向LED_CONTROL写入n值即得到n*0.1s的延时（0n256），LED闪烁的快慢程度即发生变化；同时也可读取、修改相应的I/O寄存器（FPGA_IOP1_L等）控制FPGA相应的I/O管脚状态，可借助万用表、示波器等仪器测定。 三、预备知识 1、ARM7处理器体系结构与编程。 2、熟悉ANSI C语言、VHDL或Verilog HDL硬件描述语言。 3、熟悉Synplicity Synplify Pro 7.3 HDL综合软件、Altera Quartus II 3.0 PLD/FPGA集成开发环境、ARM SDT 2.5或ADS1.2的使用方法。 四、设备及工具（包括软件调试工具） 硬件： ARM嵌入式开发平台、FPGA扩展板、ARM7TDMI JTAG仿真器、PC机（Pentium100以上）、ByteBlasterMV下载电缆（用于在线配置ACEX1K50和EPC2LC20）。 软件：Win98、Win2k或WinXP操作系统、ARM SDT 2.51或ADS1.2集成开发环境、UpICE100仿真器驱动程序、（维信科技，山西最专业的IT实训）超级终端通讯程序、Synplicity Synplify Pro 7.3 HDL综合软件、Altera Quartus II 3.0 PLD/FPGA集成开发环境。 五、原理及说明 1、FPGA（Field Programable Gate Array）简介 1）查找表的原理 查找表简称为LUT（Look-Up-Table），LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16 x 1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。 下面举一个4输入与门的例子，如图7-9所示。 图7-9 查找表的原理 2）基于查找表的FPGA的结构 Altera FLEX/ACEX芯片的结构如图7-10所示。 图7-10 Altera FLEX/ACEX芯片的内部结构 FLEX/ACEX的结构主要包括LAB、I/O块、RAM块（未表示出）和可编程行、列连线。在FLEX/ACEX中（维信科技，山西最专业的IT实训），一个LAB包括8个逻辑单元（LE），每个LE包括一个LUT、一个触发器和相关的逻辑，如图7-11所示。LE是FLEX/ACEX芯片实现逻辑的最基本结构。 图7-11 逻辑单元（LE）内部结构 3）查找表结构的FPGA逻辑实现原理 我们以图7-12的电路为例。 图7-12 查找表结构的FPGA逻辑实现原理的一个例子 A，B，C，D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。该电路中D触发器是直接利用LUT后面D触发器来实现（维信科技，山西最专业的IT实训）。时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。触发器的输出与I/O脚相连，把结果输出到芯片管脚。这样FPGA就完成了图7-12所示的电路的功能。 这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。对于一个LUT无法完成的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。 由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的，而SRAM工艺的芯片在掉电后信息就会丢失，一定需要外加一片专用配置芯片（本实验电路使用Altera EPC2LC20），在上电的时候，由这个专用配置芯片把数据加载到FPGA中，然后FPGA就可以正常工作，由于配置时间很短，不会影响系统正常工作。有关FPGA的详细内容请参阅相关资料。 2、ARM7的存储体系结构 复位后的Samsung S3C44B0X的存储器映射表，如图7-1