本科毕业论文设计】基于单片机的数字秒表的设计与开发（整理版）.docVIP

基于单片机的数字秒表设计 学院 、 专业 电气信息学院 通信工程 学 生 姓 名 梅亚军 学 号 1107050132 2014年6月23日 目 录 1 整体设计方案 1 1.1 单片机的基本结构 1 1.2 单片机的选择 6 2.秒表的硬件设计 8 2.1 LED显示电路 8 2.2 键盘控制电路 11 2.3 译码器的使用 12 2.4 单片机晶振和复位电路 13 3 秒表的软件设计 15 3.1 C程序整体设计思路 15 3.2 主程序设计 16 3.3 中断设计 17 4 软件调试和结果 21 4.1软件调试与烧写 21 4.2 硬件仿真 23 结 论 25 参考文献 26 附 录 27 1 整体设计方案 1.1 单片机的基本结构 运算器的功能是进行算术运算和逻辑运算。可以对半字节（4位）、单字节等数据进行操作。例如能完成加、减、乘、除、加1、减1、BCD码十进制调整、比较等算术运算和与、或、异或、求补、循环等逻辑操作，操作结果的状态信息送至状态寄存器。 89C52运算器还包含有一个布尔处理器，用来处理位操作。它是以进位标志位C为累加器的，可执行置位、复位、取反、等于1转移、等于0转移、等于1转移且清0以及进位标志位与其他可寻址的位之间进行数据传送等位操作，也能使进位标志位与其他可移位寻址的位之间进行逻辑与、或操作。 3.程序计数器PC 程序计数器PC用来存放即将要执行的指令地址，共16位，可对64K程序存储器直接寻址。执行指令时，PC内容的低8位经P0口输出，高8位经P2口输出。 4.指令寄存器 指令寄存器中存放指令代码。CPU执行指令时，由程序存储器中读取的指令代码送入指令寄存器，经译码后由定时与控制电路发出相应的控制信号，完成指令功能。 本设计采用ATMEL的AT89C52微处理器，主要基于以下几个因素： 1) AT89C52为51内核，仿真调试的软硬件资源丰富。 2) 性价比高，货源充足。 3) 功耗低，功能强，灵活性高。 4) DIP40封装，体积小，便于产品小型化。 5) 为EEPROM程序存储介质，1000次以上擦写周期，便于编程调试。 6) 工作电压范围宽：2.7V－6V，便于交直流供电。 5.数据存储器RAM 数据存储器用于存放各种运算的中间结果，用作缓存和数据暂存，以及设置特征标志等。分为片内数据存储器和片外数据存储器。8052内部有128个8位用户数据存储单元和128个专用寄存器单元，他们是统一编址的。 6.程序存储器ROM 程序存储器用于存放程序代码和表格常数。像我们用的STC89C52单片机，它的ROM大小为8KB。 7.I/O口 I/O口为4并行输入输出口。对于输入，是检测外部有没有在控制它。对于输入，是在写程序的时候控制其管脚的输出为高电平还是低电平。 8.T/C 对于89C52单片机，有2个16位的可编程定时/计数器，用来实现定时或者计数产生中断用于控制程序转向。 9.中断系统 8052要比8051的中断系统更加完善。有2个外部中断，2个定时/计数器中断和一耳光串行中断，可满足不同的控制要求，并且具有2级优先级别选择。 10.UART 一个全双工UART（通用于异步接收发送器）的串口I/O口。用于实现单片机间和单片机与计算机之间的串口通信， 11.时钟电路 片内振荡器与时钟产生电路，8052内置最高频率高达12MHZ的时钟电路，但是石英晶体与微调电容仍需外接。而且一般最高震荡频率取决于单片机的型号与性能。 总线（BUS）是计算机各部件之间传送信息的公共通道。微机中有内部总线和外部总线两类。内部总线是CPU内部之间的连线。如图1所示，外部总线是指CPU与其它部件之间的连线。 外部总线有三种: 数据总线DB（Data Bus）, 地址总线 AB（Address Bus）和控制总线 CB（Control Bus）。 如图1，为8051内部结构。对于8051来说，ROM为4KB；对于8052来说，ROM为8KB。 单片机总共有40个引脚，如图2所示，每个引脚都有其不同的功能，有的引脚还有第二功能作用。 1．I/O口引脚-P0口、P1口、P2口、P3口 对于P0口是一双向8位三态I/O口，每个口可以独立控制。P0口内部没有上拉电阻，为高阻态，一般选择10