JPEG编码器的设计及优化.pdfVIP

JPEG编码器的设计与优化 摘 要 近年来，随着微电子技术，网络通信技术和多媒体技术的高速发展，消费 类电子、通信、影视及广播、计算机技术日益紧密地结合起来。数字图像压缩 编码技术也逐渐成熟，对于计算机的声音和视频处理能力也提出了更高的要求， 实时图像处理在众多领域得到了越来越广泛的应用。图像压缩／解压缩芯片已经 成为多媒体技术的重要研究内容，这些芯片的研究成为了信息产业的新热点。 本文主要介绍了JPEG基本模式的编码规范，高速JPEG编码器的整体设 计思想、结构和具体实现，并在此基础上针对速度，面积和功耗上进行了一些 优化研究。 论文的主要工作如下： 统级建模，并利用完成的事务级模型建立了SystemC／HDL混合语言仿真平台。 2．参考系统级模型的模块划分，采用Top．Down的模块化设计方法，完成 了JPEG高速编码器的RTL设计，实现了编码全过程的流水线结构。 3．在色彩空间转换模块的设计中，通过引入共享的固定常数乘法器，并加 入优化的控制逻辑，减小电路功耗30％以上。 4．在量化模块的设计中，根据量化和游程编码的特点，将其进行融合，在 合理的利用硬件资源的条件下加速编码。 5．搭建RTL级的测试平台，并在FPG