电子线路综合设计课程设计_数字电子钟的设计.docVIP

华 南 农 业 大 学 电子线路综合设计 （数字电子钟的设计） 1 设计目的 训练学生综合地运用所学的 《数字逻辑》的基本知识，包括熟悉集成电路的引脚安排、各芯片的逻辑功能及使用方法，了解面包板结构及其接线方法，通过使用multisim仿真技术，独立完整地设计一定功能的电子电路，以及仿真和调试等的综合能力。 2 设计任务 2.1设计指标 （1）时间以24小时为一个周期； （2）显示时、分、秒、星期； （3）有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； （4）计时过程具有报时功能，当时间到达整点前10秒每2秒进行一次蜂鸣报时； （5）为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 2.2设计要求 （1）画出电路原理图（或仿真电路图）； （2）元器件及参数选择； （3）电路仿真与调试； 2.3制作要求 自行装配和调试，并能发现问题和解决问题。 2.4编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 3 数字钟的系统设计 3.1数字钟的构成 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1Hz时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图 1所示为数字钟的一般构成框图。 图1 数字钟的组成框图 3.1.1晶体振荡器电路 晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 3.1.2分频器电路 分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。 3.1.3时间计数器电路　　 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 3.1.4译码驱动电路　　 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 3.1.5数码管　　 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。 3.2设计方案确定 针对课程设计要求，我们通过查找资料，网上搜索，理论计算等途径得到两个方案，考虑到可能遭遇没有对应器件等问题，所以我们放弃了选用74LS390作为计数器的第二方案，选择了以74LS90代替的方案，详细介绍见3.3数字钟的工作原理。 3.3数字钟的工作原理 3.3.1晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。 图2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。 晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。 从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。 由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。 非门电路选74ls04。 图2 COMS晶体振荡器 3.3.2分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将３２７６８Ｈz的振荡信号分频为１Ｈz的分频倍数为３２７６８（２15），即实现该分频功能的计数器相当于１５极２进制计数器。常用的２进制计数器有７４ＨＣ３９３等。 本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。 CD4060计数为１４级２进制计数器，可以将３２７６８Hz的信号分频为２Hz，其，ＣＤ４０６０的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 3.3.3时间计数单元 时间计数单元有时计数、分计