一种应用于准谐振反激式Ac-DC变换器谷底检测电路设计.pdfVIP

摘要 随着超大规模集成电路的快速发展，小型化、高功率的电源系统得以实现，它提出了更高功率 密度、更轻便的要求，同时电源系统效率的基本标准已经达到80％以上。由于开关的高频化使得现 在的一些AC．DC电源系统中存在较高的损耗，为了最大限度地减少开关损耗带来的负面影响，在 AC．DC电源芯片中采用准谐振技术很有必要。 为了应对能效标准的挑战，增加AC．DC电源系统的效率，本文在调研大量文献的前提下，采 用准谐振技术设计了一种AC．DC反激式变换器。首先详细分析了准谐振AC．DC反激式变换器单个 周期内的工作情况，给出了开关损耗的表达式，利用各个时间段的等效电路，量化了电路中各个重 要节点的工作状态。然后结合AC．DC反激式变换器的特点，根据准谐振的产生特点，对比了三种 可行的准谐振谷底检测方法，分别为电容电阻充电式检测、单电容充放电检测和零比延迟检测。其 中零比延迟检测没有电阻电容，受工作环境影响小，具有良好的适应性，同时精确度较高，响应快 速，设计复杂度低，故选用零比延迟检测用于本文所设计的AC．DC反激式变换器。在此基础上， 使用Saber软件搭建了准谐振AC．DC反激式变换器的模型，在整个系统正常工作的情况下，开关管 两端电压和开关管驱动波形表明准谐振检测系统正常工作，验证了零比延迟检测的有效性。随后在 电路级设计了零比延迟检测电路、输出开路保护电路、供电电路等模块，使用Cadence软件对电路 关键模块进行仿真验证并做出详细的分析，仿真结果实现了系统模型中所述要求。 O．5um5V／40V 随后采用HHNEC HVCMOS工艺模型设计版图和流片，并制板测试，实测结果 0．32W，效率大于81％，恒流精度在-4-3％以内，开关管在接近谷底的位置打开，验证了零比延迟检 测的有效性以及所述芯片的基本功能，满足了设计指标。 关键词：反激式AC．DC变换器l临界导通模式软开关准谐振高效率 万方数据 Abstract Abstract Withthe of withsmallsizeand canbe rapiddevelopmentVLSI，powersupplysystem highpower thesame demands and thebasic achieved,attime，it densitylighterdevices，andefficiency higherpower morethan the ofswitchleasto standardof hasreached 80％．Since powersystem highfrequency bigger in oftheAC-DC for ordertominimizethe ofswitch losssome powersystemnow,in negativeimpact loss， the of is inAC—DC usagequasi-resonanttechniquesnecessary powersupplychips． Inordertomeetthe of ofAC-DC efficiencystandards，increasingefficiency power