- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《多功能数字电子钟VHDL》.doc
《VHDL课程设计》实验报告
多功能数字电子钟
姓 名:
班 级:
学 号:
指导老师:
成 绩:
完成时间:2008年1月4日 星期五
完成地点:502机房
一、实验目的
1.学习数字系统设计的自顶向下设计法及控制器的设计。
2.加深利用EDA技术实现数字系统的体会。
二、实验仪器及器件
1.EDA 开发软件(1套) 2.微机(1台)
3.实验开发系统(1台) 4.其他器件与材料(若干)
三、实验要求及设计方案
1.设计一个具有24进制计时、显示、整点报时、时间设置和闹钟功能的数字钟,要求时钟的最小分辨率时间为1s。
2.数字钟的设计方案如下:
系统输入:mode为计时显示和闹钟定时显示转换输入;set为校时和定时设置的时、分、秒转换输入;k为校时和定时设置的时、分、秒手动加1输入;clk为时钟信号;reset为系统复位信号。输入信号均由按键产生。
系统输出:LED显示输出;蜂鸣器(bell)声音信号输出。
3.多功能数字钟系统功能的具体描述如下:
计时:正常工作状态下,每日按24小时计时制计时并显示,蜂鸣器逢整点报时。
校时:在计时显示状态下,按下“set键”,进入“小时”校时状态,再次按下“set键”,进入“分”校时状态,继续按下“set键”,进入“秒”校时状态,第四次按下“set键”又回复到正常计时显示状态。
1)“小时”校时状态:进入“小时”校时状态后,显示“小时”的数码管闪烁,每按动“k” 键一次,“小时”+1,若不按动“k”键则小时数不变,一直按下“k” 键则小时数一4Hz的频率递增计数。
2)“分”校时状态:进入“分”校时状态后,显示“分”的数码管闪烁,每按动“k” 键一次,“分”+1,若不按动“k”键则分数不变,一直按下“k” 键则分数一4Hz的频率递增计数。
3)“秒”校时状态:进入“秒”校时状态后,显示“秒”的数码管闪烁,每按动“k” 键一次,“秒”+1,若不按动“k”键则秒数不变,一直按下“k” 键则秒数一4Hz的频率递增计数。
整点报时:蜂鸣器在“59”分钟的第51、53、55、57秒发出频率为512Hz的低音,在“59”秒发出频率为1024Hz的高音,结束时为整点。
显示:采用8个LED数码管分别显示时、分、秒并且他们之间用“—”隔开。
闹钟:闹钟定时时间到,蜂鸣器发出周期为1s的滴、滴声,持续时间为10秒;闹钟定时显示。
闹钟定时设置:在闹钟显示状态下,按下“set键”,进入“小时”校时状态,再次按下“set键”,进入“分”校时状态,继续按下“set键”,进入“秒”校时状态,第四次按下“set键”又回复到闹钟显示状态。
闹钟的时、分、秒设置过程和计时设置相同。
计时显示和闹钟显示之间的转换:按动“mode”键,数字钟将在计时显示和闹钟定时显示之间转换。
4)多功能数字钟系统结构逻辑框图如下:
5)控制器的MDS图如下:
四、各功能模块的源程序代码:
-- CONTOR 模块
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.std_logic_arith.all;
entity contor is
port(clk,k,set,reset,mode : in std_logic;
chs,cht,cms,cmt,css,cst,flashh,flashm,flashs,sel_show :out std_logic);
end contor;
architecture contor_arch of contor is
type states is(s0,s1,s2,s3,s4,s5,s6,s7);
signal current_state,next_state :states;
begin
process (reset,clk,next_state)
begin
if (reset=1)then
current_state=s0;
elsif (clkevent and clk=1)then
current_state=next_state;
end if;
end process;
process(current_state,k,set)
begin
case current_state is
when s0=
flashh=0;flashm=0;flashs=0;cht=0;cmt=0;cst=0; ch
文档评论(0)