中国民航大学CPLDEDA课程7第7章_状态机设计创新.pptVIP

* * 1 变量与信号 进程语句 状态转移图 要点回顾 EDA技术实用教程 第7章 VHDL有限状态机设计 有限状态机FSM思想广泛应用于硬件控制电路设计，也是软件上常用的一种处理方法(软件上称为FMM--有限消息机)。它把复杂的控制逻辑分解成有限个稳定状态，在每个状态上判断事件，变连续处理为离散数字处理，符合计算机的工作特点。同时，因为有限状态机具有有限个状态，所以可以在实际的工程上实现。但这并不意味着其只能进行有限次的处理，相反，有限状态机是闭环系统，有限无穷，可以用有限的状态，处理无穷的事务 。 7.1 VHDL状态机的一般形式 7.1.1 为什么要使用状态机 1.高效的顺序控制模型; 2.容易利用现成的EDA优化工具; 3.性能稳定; 4.设计实现效率高; 5.高速性能; 6.高可靠性能 7.1.2 一般有限状态机的设计 7.1 一般有限状态机的设计 1. 说明部分 2. 主控时序进程 图7-1 一般状态机结构框图 ARCHITECTURE ...IS TYPE FSM_ST IS (s0，s1，s2，s3); SIGNAL current_state, next_state: FSM_ST; ... 3. 主控组合进程 7.1.2 一般有限状态机的设计 主控组合进程的任务是根据外部输入的控制信号（包括来