多制式视频显示后处理芯片架构和主控模块的研究设计.pdfVIP

摘要 多制式视频显示后处理芯片是面向计算机和高清显示设备设计研发的，主要 功能是完成标准制式的计算机显示时序以及高清标准显示时序之间的转换。该芯 片包括模拟前端(AFE)，主控模块，非线性缩放，人脸肤色增强几个核心单元 联合实现。该多制式视频显示后处理芯片可应用于多种环境，例如可作为多媒体 液晶显示屏显示设备使用芯片，数字高清电视显示芯片，阴极射线管和投影设备 显示芯片，等离子体显示使用的芯片等。 本文主要介绍了芯片的低功耗架构、模式识别模块、像素时钟生成模块等模 块的研究理论和设计过程及验证结果。其中AFE包括模式识别模块和像素时钟 生成模块。模式识别的主要功能是识别出输入的视频信号的制式，但由于输入的 信号可能出现干扰和噪声等一些关于信号完整性的问题，并且还可能出现亚稳态 情况，如果将这些信号直接进行识别可能会导致像素时钟生成错误、缩放系数计 算错误，因此在设计该模块时必须加入各种校正功能。像素时钟生成模块的主要 功能是使生成的像素时钟频率随输入视频进行动态变化，并且用户可配置像素时 钟的相位，以要求像素时钟和输入的行同步信号相位相对对齐，即在用户配置相 位后整体像素时钟与原来相位保持恒定不变。主控模块是多制式视频显示后处理 芯片中的核心控制部分，它运用了低功耗设计思想，并控制了模拟视频前端、12C 从设备、缩放模块、查找表模块、输出时序控制模块以及肤色增强模块的数据交 互问题，并作为仲裁器控制芯片内部总线的仲裁，防止总线冲突。片内总线采用 的是简化的wishbone协议，在本设计中，由于视频数据大量并且时钟周期频率 高，因此，设计Wishbone接口时难点在于电路的速度。 本文首先讨论了各个模块设计的理论依据，然后采用至顶向下的设计方法， 对各个子模块进行了更为具体的结构划分和设计。根据模块的划分完成了RTL 代码的编写，最后在FPGA开发板上实现。 关键词：多制式模拟视频前端低功耗状态机现场可编程门阵列 STRACT AB is for and Multi．standardVideo computers chipsdesigned Post—processing to thestandardunifoml device．T．hemainfunctionis high．de6nitiondisplay complete conVersions． 粕dstandard and betweentheHD timing computerdisplaytimingdisplay face The includes Front control module，and chip AnalogEnd，centr．almodule，scaling video canbeused skincolorenhancement．TIhemulti—fomlat processingchips display asinamultimedia ina 0f