基于FPGA高速实时数据采集系统设计.pdfVIP

下载本文档

2
0
约3.38万字
约 5页
2016-02-15 发布于安徽
举报
版权申诉

基于FPGA高速实时数据采集系统设计.pdf

1、本文档共5页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

年月日现代电子技术２０１２４１Ａｒ．２０１２ｐ第卷第期３５７ＭｏｄｅｒｎＥｌｅｃｔｒｏｎｉｃｓＴｅｃｈｎｉｕｅ　　ｑＶｏｌ．３５Ｎｏ．７基于ＦＰＧＡ的高速实时数据采集系统设计，，，，张秋云王黎高晓蓉王泽勇郭建强　（，）西南交通大学光电工程研究所四川成都６１００３１　：，，摘要设计的基于的高速实时数据采集系统可控制路模拟信号的采集和处理中的个对数ＦＰＧＡ６ＦＰＧＡ６ＦＩＦＯ　，。，据进行缓存数据总线传给ＤＳＰ进行实时处理和上传给上位机显示程序部分是用ＶｅｒｉｌｏＨＤＬ语言并利用Ｑｕａｒｔｕｓ等ｇ Ⅱ 　，。ＥＤＡ软件进行仿真验证了设计功能的正确性：；；；关键词ＦＰＧＡＶｅｒｉｌｏＨＤＬＦＩＦＯ数据采集ｇ　中图分类号：文献标识码：文章编号：（）ＴＮ４７３４Ａ１００４３７３Ｘ２０１２０７００６９０４－　　　　　　　　　　－－－ＤｅｓｉｎｏｆｈｉｈｓｅｅｄｒｅａｌｔｉｍｅｄａｔａａｃｕｉｓｉｔｉｏｎｓｓｔｅｍｂａｓｅｄｏｎＦＰＧＡ　　　　－　　　　　　ｇｇｐｑｙ，，，，ＺＨＡＮＧＱｉｕｕｎＷＡＮＧＬｉＧＡＯＸｉａｏｒｏｎＷＡＮＧＺｅｏｎＧＵＯＪｉａｎｉａｎ　－ｙ　　－ｇ　－ｙｇ　－ｑｇ（，，，