第12讲有限状态机设计.ppt

主要内容： 为什么要设计有限状态机？ 什么是有限状态机？ 有限状态机的分类 有限状态机的设计举例 状态编码 有限状态机设计要点 例:用状态机实现模5计数器 用状态机设计模5计数器（两个过程描述） 用状态机设计模5计数器（单过程描述） “101”序列检测器（两个过程描述） 例：8.4 p199 例：8.5 p200 “101”序列检测器（两个过程描述） //【例8.4】 “101”序列检测器（CS＋NS，OL双过程描述）。 module fsm2_seq101(clk,clr,x,z); input clk,clr,x; output reg z; reg[1:0] state; parameter S0=2b00,S1=2b01,S2=2b11,S3=2b10; /*状态编码，采用格雷（Gray）编码方式*/ always @(posedge clk or posedge clr) /*该过程定义起始状态*/ begin if(clr) state=S0; //异步复位，s0为起始状态 else case(state) S0:begin if(x) state=S1; else state=S0; end S1:begin if(x) state=S1; else state=S2; end S2:begin if(x) state=S3; else state=S0; end S3:begin if(x) state=S1; else state=S2; end default: state=S0; endcase end always @(state) //该过程产生输出逻辑（OL） begin case (state) S3: z=1b1; default:z=1b0; endcase end endmodule “101”序列检测器（两个过程描述） //【例8.5】 “101”序列检测器（CS，NS＋OL双过程描述）。 module fsm3_seq101(clk,clr,x,z); input clk,clr,x; output reg z; reg[1:0] state,next_state; parameter S0=2b00,S1=2b01,S2=2b11,S3=2b10; /*状态编码，采用格雷（Gray）编码方式*/ always @(posedge clk or posedge clr) /*该过程定义起始状态*/ begin if(clr) state=S0; //异步复位，s0为起始状态 else state=next_state; end always @(state or x) /*该过程实现状态的转换*/ begin case(state) S0:begin if(x) begin next_state=S1; z=1b0;end else begin next_state=S0; z=1b0;end end S1:begin if(x) begin next_state=S1; z=1b0;end else begin next_state=S2; z=1b0;end end S2:begin if(x) begin next_state=S3; z=1b0;end else begin next_state=S0; z=1b0;end end S3:begin if(x) begin next_state=S1; z=1b1;end else begin next_state=S2; z=1b1;end end default: begin next_state=S0; z=1b0;end endcase end endmodule 4 有限状态机设计要点 （1）．起始状态的选择 ： 起始状态是指电路复位后所处的状态，选择一个合理的起始状态将使整个系统简洁、高效。多数EDA软件会自动为基于状态机的设计选择一个最佳的起始状态。 6 有限状态机设计要点 （2）．有限状态机的同步复位 在时钟跳变沿复位 （3）．有限状态机的异步复位 在上电或者系统错误时复位，采用异 步复位比较好 多余状态的