时序设计与分析精品.pptVIP

时序设计与分析 Suely. Xu Definition of timing on the I2C-bus 时钟缓冲器 时序预算 时钟抖动 电源过滤 PCB布线 时钟端接 电磁干扰 时钟缓冲器 偏斜： 同时发生的两个信号在到达时间上的差异。 1、驱动器件的输出偏斜——内部偏斜 2、电路板线路的布线差异引起的电路板延时的差异——外部偏斜 时钟缓冲器 时钟缓冲器 在当今的时钟驱动器结构中，有两种主要类型： 1、缓冲器类型的器件（不带锁相环） 2、反馈类型的器件（带锁相环）。 时钟缓冲器 在缓冲器类型的（不带锁相环）时钟驱动器中，输入波通过器件传送，并被输出缓冲器“再次驱动”。此输出信号直接跟随输入信号，并有5ns到15ns以上的延时（tPD） 反馈类型的器件通常基于一个或多个锁相环，这些锁相环路用于校准反馈输入和基准输入的相位和频率。由于反馈输入是输出引脚的反射，则传送延时可得到有效消除。 缓冲器类型 这些器件仍面临着器件传送延时的问题。所有这些器件的传送延时大约是5ns。在同时需要校准缓冲器基准时钟和缓冲器输出的系统中，这些延时将导致偏斜。 也没有进行相位调整或倍乘输出的能力。必须使用昂贵的元件和耗时的电路板布线技术来补偿这些缓冲器样式的时钟驱动器器件的功能性缺点。带锁相环的器件已被使用，以便克服这些缺点。 反馈类型 反馈类型 零延时缓冲器零延时缓冲器是一种可以将一个时钟信号扇出成多个时钟信号，并使这些输出之间有零延时和很低的偏斜的器件。此器件很适合用于要求输入到输出和输出到输入的偏斜极小的各种时钟分发应用中。 时序预算 时序预算 tCLK至Q： 从CLOCK的上升沿开始直到QA有效时的延时 tFLIGHT1： 输出QA传输到印刷电路板的逻辑电路输入端所经过的时间 tLOGIC ： 逻辑运算所消耗的时间板上的寄存器B输入端所需要的时间 tSETUP： 在COLCK的上升沿到达之前，保持寄存器B中的数据有效所需的时间 tHOLD： 在COLCK的上升沿到达之后，保持寄存器B中的数据有效所需的时间 tREFJitter ： 基准时钟的最大周期差抖动 时序预算 分发时钟 在同一个时钟域中，经常需要运行大量的逻辑块或子系统。为了避免时钟信号负载过重，设计者必须使用缓冲器来对基准时钟进行复制。 时钟抖动 时钟抖动： 时钟脉冲的输出跃迁与其理想位置的偏差 1、随机抖动——自然界中的多种外力引起的，每种外力遵循相同的统计概率 2、非随机抖动，又称确定性抖动 确定性抖动 由信号噪声、串扰、电源系统和其它类似来源引起的 1、占空比失真 2、数据依赖性 3、正弦 4、无关联有界 占空比失真 数据依赖性 上升沿和下降沿根据数据流从一个位置更改到另一个位置 正弦抖动  变化的改变波形上升沿和下降沿的位置。时序位移量遵循常规正弦模式 无关联有界抖动 其余不能归为上述三类的确定性抖动就构成了无关联有界抖动 电源过滤 1、磁珠过滤 2、解耦电容器的应用 磁珠 磁珠在电源层和锁相环（或缓冲器）之间隔交流。通过使用磁珠，电源层产生的噪声在到达锁相环前就被衰减。同样地，来自具有多个同步切换输出的锁相环或缓冲器的数字噪声在到达电源层之前也被衰减。 磁珠 磁珠选自普通电感线圈，因为它具有较好的隔交流效果。它将其产生的部分磁场存储在磁芯材料中，从而起到隔交流作用。磁珠还具有比电感线圈等效阻抗值要低的直流电阻，因为在试图满足元件电源所需的宽裕度时通常不希望出现电压降 旁路电容器 旁路电容器，通常也称为解耦电容器 三个主要作用： 1、用于防止VDD引脚的电压浮动； 2、提供一个从电源层到接地层的低阻抗通路； 3、提供一个电源层和接地层之间的信号返回通路 解耦电容器 解耦电容器不仅仅是一个电容器。它们的效果如同一个电容器与一个电感和一个电阻串联 解耦电容器 1. 在尽可能小的封装中选择具有最大值的电容器。 2. 确保电容器的值符合电压降要求。 3. 为元件选用单值旁路电容器。 4. 使旁路电容器靠近元件。 5. 最大程度地减小引线电感。 6. 并联电容器以改善相应。 7. 考虑多电容器封装。 8. 使用良好地PCB布线技术 PCB布线 电源层的PCB布线 信号线路的布线 电源层与接地层 1. 用作电能从电源传递到PCB上各元件的低阻抗通路。 2. 用作元件散热和传热的物理通道。 3.