微机原理04-1总线精品.pptVIP

第4章 总线及总线接口 教学重点 总线的分类 IBM PC总线 总线概述 微机系统采用总线结构。系统中主要部件通过系统总线相互连接、实现数据传输，并使微机系统具有组态灵活、易于扩展等诸多优点 广泛应用的总线都实现了标准化，便于互连各个部件时遵循共同的总线规范。接口的任一方只需要根据总线标准的要求来实现和完成接口的功能，而不必了解对方的接口方式 总线接口也是一种通用的接口技术 总线上的设备与使用特点 主设备（Master Device）－－能控制总线完成数据传送的设备 从设备（Slave Device）－－在主设备控制下被动完成数据传送的设备 使用特点： ⑴ 在某一时刻，只能由一个主设备控制总线，其他主设备此时可作为从设备出现 ⑵ 在某一时刻，只能有一个设备向总线上发送数据，但可以有多个设备从总线上接收数据 总线的分类 按传输特点分类： 并行总线、串行总线 按使用范围分类： 内总线：片内总线、芯片级总线、板级总线 外总线：设备总线、互连总线 系统总线、局部总线 按信号属性分类： 数据总线、地址总线、控制总线及电源线 总线的主要技术指标 主要技术指标：数据宽度、总线的工作时钟、传输速率、构成总线的信号数目、负载能力、支持的工作模式等。 总线带宽(b/s)=传输的数据量/需要的时间 总线的标准化 标准化组织：ANSI（美国国家标准协会）、IEEE（电气和电子工程师协会）、EIA（电子工业协会）、ISO（国际标准化组织）、ITU（国际电信联盟） 总线规范和总线标准包含内容： 机械结构-插座、插板的形式、规格、引脚位置。 引脚信号的功能定义 电气规范-信号的有效方式、允许偏差、负载能力等 通信协议- IBM PC总线 IBM PC总线是IBM PC/XT机上使用的8位系统总线 有62条信号线，用双列插槽连接，分A面（元件面）和B面（焊接面） 实际上是8088 CPU核心电路总线的扩充和重新驱动 与最大组态下的8088总线相似 1. 信号功能 D0～D7——8位双向数据线 A0～A19——20位输出地址线 ALE——地址锁存允许，每个CPU 总线周期的T1 状态高电平有效 MEMR*——存储器读，输出、低有效 MEMW*——存储器写，输出、低有效 IOR*——I/O读，输出、低有效 IOW*——I/O写，输出、低有效 I/O CH RDY——I/O通道准备好，输入、 高有效 1. 信号功能（续1） IRQ2～IRQ7——中断请求信号，输入、高有效 AEN——地址允许信号，输出、高有效，用于指示DMA总线周期 DRQ1～DRQ3——DMA请求信号，输入、高有效 DACK0*～DACK3*——DMA响应信号，输出、低有效 T/C——计数结束信号，输出、正脉冲有效 1. 信号功能（续2） RESET——复位信号，输出、高有效 IOCHCK*——I/O通道校验，输入、低有效 OSC——晶振频率脉冲，输出14.31818MHz的主振频率信号 CLK——系统时钟，输出4.77MHz的系统时钟信号 ＋5V、－5V、＋12V、－12V、GND——电源和地线 2. 存储器读总线周期 I/O CH RDY A19～A0 D7～D0 T4 T3 T2 T1 ALE CLK MEMR* T1状态——送出存储器地址 T2状态——存储器读控制信号有效 T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw T4状态——读取存储器送来的数据 2. 存储器写总线周期 I/O CH RDY A19～A0 D7～D0 T4 T3 T2 T1 ALE CLK MEMW* T1状态——送出存储器地址 T2状态——存储器写控制信号有效；同时送出数据 T3状态——检测I/O CH RDY准备好信号，确定是否插入等待状态Tw T4状态——存储器读取数据 3. I/O读总线周期 I/O CH RDY A15～A0 D7～D0 T4 Tw T3 T2 T1 ALE CLK IOR* T1状态——送出I/O地址 T2状态——I/O读控制信号有效 T3状态——确定插入一个等待状态Tw Tw状态——检测I/O CH RDY准备好信号，确定是否再插入等待状态Tw T4状态——CPU读取外设送来的数据 3. I/O写总线周期 I/O CH RDY A15～A0 D7～D0 T4 Tw T3 T2 T1 ALE CLK IOW* T1状态——送出I/O地址 T2状态——I/O写控制信号有效；同时在送出数据 T3状态——确定插入一个等待状态Tw Tw状态——检测I/O CH RDY准备好信号，确定是否再插入等待状态Tw T4状态——外设读取CPU送来的数据 7.3 微机系统的内部总线和接口 第一个标准化的微机总线S-1