微机原理06-输入输出接口精品.pptVIP

链式中断优先权排队电路（图6-13） A2 A1 C2 C1 D2 D1 B2 B1 中断源A 触发器 中断源B 触发器 中断源C 触发器 中断向量D 中断向量C 中断向量B 中断向量A 中断源D 触发器 缓冲器 缓冲器 缓冲器 缓冲器 INTA 返回 中断优先权编码电路（图6-14） 比较器 8：3 优先权 编码器 优先权 寄存器 D0～D7 2 1 A＜B 中断请求0 中断请求1 中断请求2 A0 A1 A2 INTR B0 B1 B2 … 返回 比较器失效 第6章：无条件传送：输入输出接口 K7 K1 K0 +5V D0～D7 A0～A15 CLK LS06 反相 驱动器 LS273 8D 锁存器 LS244 三态 缓冲器 8000H 译码 +5V LED0 LED7 … … G IOW IOR 第6章：6.3 查询传送方式及其接口 CPU需要先了解（查询）外设的工作状态，然后在外设可以交换信息的情况下（就绪）实现数据输入或输出 对多个外设的情况，则CPU按一定顺序依次查询（轮询）。先查询的外设将优先进行数据交换 查询传送的特点是：工作可靠，适用面宽，但传送效率低 就绪？ 第6章：查询传送的两个环节 ⑴ 查询环节 寻址状态口 读取状态寄存器的标志位 若不就绪就继续查询，直至就绪 ⑵ 传送环节 寻址数据口 是输入，通过输入指令从数据端口读入数据 是输出，通过输出指令向数据端口输出数据 输入状态 就绪？ 数据交换 Y N 流程 第6章：6.3.1 查询输入接口 IOR +5V 8D 锁存器 8位 三态 缓冲器 译码 1位 三态 缓冲器 R Q A0～A15 8000H 8001H D0～D7 D0 D 输入 设备 IOR STB 第6章：6.3.2 查询输出接口 8D 锁存器 译码 1位 三态 缓冲器 R Q A0～A15 8000H 8001H D0～D7 D7 D +5V 输出 设备 ACK IOW IOR 1 busy 0 ready 第6章：6.4 中断传送方式 断点 主程序 中断服务程序 中断请求 对外设 进行处理 继续执行 返回断点 CPU在执行程序中，被内部或外部的事件所打断，转去执行一段预先安排好的中断服务程序；服务结束后，又返回原来的断点，继续执行原来的程序 流程 第6章：6.4.1 中断传送与接口 中断传送是一种效率更高的程序传送方式 进行传送的中断服务程序是预先设计好的 中断请求是外设随机向CPU提出的 CPU对请求的检测是有规律的：一般是在每条指令的最后一个时钟周期采样中断请求输入引脚 本书主要论述中断在输入和输出方面的应用 中断还有着非常广泛的应用 第6章：中断输入接口 D0～D7 +5V 8D 锁存器 8位 三态 缓冲器 三态缓冲器 R Q 译码 8001H 中断向量号 D0～D7 INTR D 输入 设备 中断允许触发器 A0～A15 中断请求触发器 IOR INTA STB 第6章：6.4.2 中断工作过程 中断请求 中断响应 关中断 断点保护 中断识别 现场保护 中断服务 恢复现场 开中断 中断返回 中断服务是进行数据交换的实质性环节 中断源的识别 第6章：6.4.3 中断优先权 问题1：系统有多个中断请求， CPU如何识别中断源？ 解答1：向量中断（图6-12） 解答2：中断查询（图6-14） 第6章：中断查询接口 A0～A15 锁 存 器 INTR 三态 缓冲器 译码 8001H D0～D7 中断A 中断B 中断C … … IOR 中断优先权排队 第6章：6.4.3 中断优先权（续1） 问题2：有多个中断同时请求， CPU如何应对？ 解答1：链式优先权排队电路（图6-15） 解答2：优先权编码电路（图6-16） 中断嵌套 第6章：6.4.3 中断优先权（续2） 问题3：中断处理过程中， 又有中断提出请求，怎么办？ 解答1：链式优先权排队电路（图6-15） 解答2：优先权编码电路（图6-16） 第6章：6.5 DMA传送方式 希望克服程序控制传送的不足： 外设→CPU→存储器 外设←CPU←存储器 直接存储器存取DMA： 外设→存储器 外设←存储器 CPU释放总线，由DMA控制器管理 第6章：DMA传送的工作过程 ⑴ CPU对DMA控制器进行初始化设置 ⑵ 外设、DMAC和CPU三者通过应答信号建立联系：CPU将总线交给DMAC控制 ⑶ DMA传送 DMA读存储器：存储器 → 外设 DMA写存储器：存储器 ← 外设 ⑷ 自动增减地址和计数，判断传送完成否 第6章：DMA传送流程 HLDA 发存储器地址 传送数据 传送结束？ DMA结束 修改地址指针 流程 N Y DMA 传送的具体实现方式 CPU停机方式-CPU停止工作，放弃总线