超高速cmos21复接器集成电路设计.pdfVIP

  1. 1、本文档共69页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
超高速cmos21复接器集成电路设计

摘 要 馒接器是光纤传输接口链路的关键电路之一。目前在同步数字体系的规范下, 复接器的工作速率一般都在Gb/s级别。过去,世界上很多国家的工程师一般都采用砷 化镓(GaAs)、双极性硅(BipolarSi)、BiCMOS等工艺实现高速的复接器集成电路。但是 CMOS 由于CMOS工艺的不断进步,已经可以实现Gb/s速率的电路≯本文给出用o.35斗m 设计的32:1复接器集成电路,对CMOS高速数字集成电路设计作初步探讨。 , 渡接器有三种结构:串行、并行和树型。串行结构简单,电路规模小,所需时钟容 易产生,但是功耗大;并行结构电路规模较小,所需时钟要求较高;树型结构的复接 ^,、一 器电路规模较大,但是所需时钟容易产生,容易实现高阶复按)本文采用串行和树型 混合的结构实现高速32:1复接器。低速的4个8:l复接器模块为串行结构,采用互补 CMOS静态逻辑电路实现:高速的4:1复接器为改进的树型结构,并采用差分的源极 耦合场效应管逻辑电路实现。 实验芯片的测试结果表明,复接器可以工作在1.38Gb/s。采用3.3V和5V两个电 源,功耗在常温下低于O.8W。 电巅触发影源极耦合场效应管逻辑电路 Abstract of isoneofthe functionmodules Link.Undertherulesof Multiplexer key Optic-fiber bit areall ratesof Gb/sat Hierarchy,theMultiplexersupper present. SynchronousDigital the used Siand Inthe of world BiCMOS decades,manyengineers GaAs,Bipolar past featuresizeof to the the CMOS realize processes high-speedMultiplexers.As process moreandmore is torealizeGb/s ICs CMOS.This small.it geffing possible digitalby the ofa CMOS32:1 isalsoadiscussion paperpresentsdesign0.359m Multiplexer.This on IC digitaldesign. high-speed arethreebasicstructuresof and There tree.Serial

文档评论(0)

jiuqie957379 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档