波形发生器课设报告资料.doc

西北工业大学课程设计报告 题 目: 波形发生器 学 院 自动化学院 专 业 自动化 班 级 日 期 2015 年 1 月 15 日 摘要 1 题目 本次实验主要是以FPGA作为基础，制作一个简易波形发生器，不仅可以显示学号，同时可以通过按键输入产生波形， 并且可以根据需要按键修改波形以及频率。 2 要求 2.1显示学号 （1）采用数码管显示。 （2）循环显示两个人的学号后四位。 2.2按键输入产生波形 （1）根据标准键盘输入不同，分别输出正弦波、方波、三角波（频率=1KHz）。 （2）根据标准键盘改变频率（频率变化范围：1KHz-10KHz，每次频率变化1KHz）。 （3）输出频率在数码管上显示（用模块PCF8591进行D/A转化）。 3 设计平台与基础 3.1 设计平台与仿真工具 Quartus II是一种强有力的提供了EDA完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括：可利用原理图、结构框图、Verilog HDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件芯片（电路）平面布局连线编辑；Logic Lock增量设计方法，可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块功能强大的逻辑综合工具；完备的电路功能仿真与时序逻辑仿真工具；定时/时序分析与关键路径延时分析；可使用Signal Tap II逻辑分析工具进行嵌入式的逻辑分析支持软件源文件的添加和创建，并将它们链接起来生成编程文件；使用组合编译方式可一次完成整体设计流程；自动定位编译错误；高效的期间编程与验证工具；可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件；能生成第三方软件使用的VHDL网表文件和Verilog网表文件。Quartus II的内嵌式逻辑分析仪 内嵌式逻辑分析仪三项主要优点： 1. 它们的使用不增加引脚。可通过FPGA 上已有的专门JTAG引脚访问，即使没有其它可用引脚，这种调试方法也能得到内部可视能力。 2. 简单的探测。探测包括把结点路由到内部逻辑分析仪的输入，不需要担心为得到有效信息，应如何连接到电路板上，也不存在信号完整性问题。 3. 内核是便宜的。FPGA厂商把他们的业务模型建立于用芯片所获取价值的基础上，所以所用的调试IP 通常能以低于$1，000美元的价格获得。 3.2芯片方案 3.2.1 FPGA器件的选择 由于Altera大学计划较为普及，设计并平台搭建方便，故采用Altera FPGA。 Altera 的主流FPGA分为两大类，一种侧重低成本应用，容量中等，性能可以满足一般的逻辑设计要求，如Cyclone，Cyclone II；还有一种侧重于高性能应用，容量大，性能满足各类高端应用，如Startix，Stratix II等，用户可以根据自己实际应用要求进行选择。在性能可以满足的情况下，优先选择低成本器件。 Cyclone（飓风）：Altera中等规模FPGA，2003年推出，0.13um工艺，1.5v内核供电，与Stratix结构类似，是一种低成本FPGA系列，是目前主流产品，其配置芯片也改用全新的产品。 Cyclone II： 2005年开始推出，90nm工艺，1.2v内核供电，属于低成本FPGA，性能和Cyclone相当，提供了硬件乘法器单元。 Cyclone III：Cyclone III FPGA提供丰富的逻辑存储器和DSP功能功耗更低。 Cyclone 即可以满足本次课题的设计需求，所以本课题选用Cyclone III。 3.2.2 D/A芯片选型 PCF8591是一个单片集成、单独供电、低功耗、8-bit CMOS数据获取器件。PCF8591具有4个模拟输入、1个模拟输出和1个串行I2C总线接口。PCF8591的3个地址引脚A0, A1和A2可用于硬件地址编程，允许在同个I2C总线上接入8个PCF8591器件，而无需额外的硬件。在PCF8591器件上输入输出的地址、控制和数据信号都是通过双线双向I2C总线以串行的方式进行传输。 【1】单独供电 【2】PCF8591的操作电压范围2.5V-6V 【3】低待机电流 【4】通过I2C总线串行输入/输出 【5】PCF8591通过3个硬件地址引脚寻址 【6】PCF8591的采样率由I2C总线速率决定 【7】4个模拟输入可编程为单端型或差分输入 【8】自动增量频道选择 【9】PCF8591的模拟电压范围从VSS到VDD 【10】PCF8591内置跟踪保持电路 【11】8-bit逐次逼近A/D转换器 【12】通过1路模拟输出实现DAC增益 P1: process(present_st