密码芯片抗功耗击技术研究.pdf

Classified Index: TP309 U.D.C.: 621.3 Dissertation for the Doctoral Degree in Engineering RESEARCH ON THE POWER ANALYSIS RESISTANT TECHNOLOGY OF CRYPTOGRAPHIC IC Candidate: Wang Chenxu Supervisor: Prof. Wang Jinxiang Academic Degree Applied for : Doctor of Engineering Speciality: Microelectronics and Solid-State Electronics Affiliation: School of Astronautics Date of Defence : December, 20 13 Degree-Conferring-Institution : Harbin Institute of Technology 万方数据 摘 要 摘 要 以智能卡芯片为代表的密码芯片作为信息安全的基石，在众多行业都占有 举足轻重的地位。与传统密码分析不同，差分功耗分析(Differential Power Analysis, DPA)作为一种侧信道分析形式，更加关注密码算法的具体实现，利 用功耗与密码电路所处理的数据之间的相关性实施攻击，给密码芯片带来严重 的安全威胁并引起国内外相关学者的极大关注。在此形势下，分析密码芯片的 潜在威胁并探索有效的防护措施，对保障信息安全具有重要意义。 本文在研究功耗攻击理论的基础上归纳出抗功耗攻击密码芯片设计的一般 流程，搭建了面向不同设计阶段和防护技术的功耗攻击研究平台，并对电路抗 功耗攻击能力的评估方法进行了总结概括，以此为基础对功耗攻击技术和多个 抽象级别下的防护技术进行了研究。 在攻击技术方面，针对新型轻量级 P iccolo 密码算法，提出了一种面向其 并行实现方式的密文 DPA 攻击模型，该攻击模型采用分而治之的思想，充分 利用功耗与数据的部分相关性原理，能够将计算复杂度从面向数学分析的 280 降低到(2×220+2×2 12+216) ，为密钥破解创造了可能并基于 FPGA 研究平台成功 恢复出全部 80 位种子密钥，证实了该模型的有效性和 P iccolo 在 DPA 攻击方 面的脆弱性。 在算法级防护方面，本文提出了一种面向4×4 型S 盒threshold(3,3)分享实 现面积最优二次分解的改进型穷举搜索算法，将目标搜索空间降低为现有算法 的 1/(4 !)。在此基础上，面向资源受限且安全敏感领域的应用，提出了一种安 全化 Piccolo 密码算法实现方案，并提出基于钟控锁存器解决毛刺安全隐患问 题。在Chartered 0.18μm 工艺和 100kHz 的RFID 运行频率下，本文所提出的方 案仅仅占用2 155 GE ，平均电流约为2.60μA ，且能够抵抗至少 100 000 组样本 的 DPA 攻击，满足极低面积和功耗的同时其安全性也得到了较大幅度的提升， 适用于低成本RFID 标签芯片等安全敏感领域的应用。 在电路级防护方