数字频率合成器的设计要点.pptVIP

第7章 数字频率合成器的设计 7.1 设计任务 7.2 设计方案论证 7.3 系统硬件设计 7.4 系统软件设计 7.5 系统设计总结  7.1 设计任务 设计一个数字频率合成器，该数字频率合成器的输出信号波形为正弦波，输出信号的频率为f0=0～1 MHz，频率最小步进间隔为0.08 Hz，输出电压峰—峰值为Up-p=0.3～5 V，供电电源为+5 V。 7.2 设计方案论证 7.2.1 MCU和锁相环路相结合的实现方案 MCU和锁相环路相结合的实现方案如图7.1所示。图中，在基本锁相环路的反馈支路中接入了具有高分频比的可变分频器，用MCU控制分频器的分频比就可得到若干个标准频率输出。为了得到所需的频率间隔，往往在电路中还加入一个前置分频器。 1. 前置分频器分频比的确定 由得 , 故  Δf=f0(N+1)-f0(N)= 式中Δf为频率间隔。 由 得 ，若f0的范围为f0 min～f0 max，则N对应有Nmin～Nmax。 7.2.2 MCU和DDS芯片相结合的实现方案 DDS的基本原理是利用采样定理，通过查表法产生波形。DDS的结构有很多种，其基本的电路原理可用图7.2表示。  相位累加器由N位加法器与N位累加寄存器级