《清华的可编程逻辑器件实验讲义cpld-2016-8-6-4》.docVIP

《可编程逻辑器件与应用专题》 实验讲义 附实验指导书 清华大学电子工程系 2004.8.5 ― 1 ― 第一章 绪论 §1.1 可编程ASIC 综述 为特定的产品或应用而设计的芯片被称为专用集成电路ASIC（Application Specific Integrated Circuits），除了全定制的专用集成电路外，目前有五种半定制的元件，可实现ASIC 的要求，它们是： *可编程逻辑器件（PLD） *复杂可编程逻辑器件（CPLD） *现场可编程门阵列（FPGA） *门阵列（Gate Array） *标准单元（Standard Cell） 在这些器件中，尤其是前三种器件的出现，使得电子系统的设计工程师利用相应的EDA 软件，在 办公室或实验室里就可以设计自己的ASIC 器件，其中近几年发展起来的CPLD 和FPGA 格外引人注目。 这三种器件都具有用户可编程性，能实现用户需要的各种专门用途，因此被称作可编程专用集成电路。 半导体制造厂家可按照通用器件的规格大批量生产这种集成电路，作为一种通用集成电路，用户可以从 市场上选购，再通过设计软件编程实现ASIC 的要求。由于这种方式对厂家和用户都带来了好处而受到 欢迎，因此发展特别迅速，已经成为实现ASIC 的一种重要手段。 随着半导体技术的迅速发展，从八十年代开始，构造许多电子系统仅仅需要三种标准电路：微处 理器，存储器和可编程ASIC。电子系统设计的这场革命是从70 年代开始的，当时存储器已经作为标准 产品进入市场，而80 年代的微处理器也成为一种标准产品。值得注意的是，微处理器和存储器作为电 子系统的两个主要模块，一直都是可编程的。但是组成电子系统的各种控制逻辑仍然需要大量的中小规 模通用器件。直到近十年来，随着可编程逻辑器件的出现，才给电子系统的控制逻辑提供了可编程的灵 活性。而可编程门阵列作为一种高密度，通用的可编程逻辑器件与它的开发系统一起为更多的电子系统 逻辑设计确定了一种新的工业标准。越来越多的电子系统设计工程师用CPLD 或FPGA 作为电子系统 设计的第三个模块来实现一个电子系统。 CMOS 半导体技术的不断发展推动了电子系统逻辑设计的这一变革。人们历来认为CMOS 速度太 慢，不能满足高性能系统设计的需要，很多设计只能用一次可编程（OTP）的双极型可编程逻辑器件 （PLD）来完成。而现在许多CMOS 的可编程逻辑器件实际上已达到或超过双极型的性能，同时还具 有低功耗、可编程和高集成度等吸引人的优点。 目前可编程ASIC 正朝着为设计者提供系统内可再编程（或可再配置）的能力方向发展，即可编程 ASIC 器件不仅要具有可编程和可再编程能力，而且只要把器件插在系统内或电路板上，就能对其进行 编程或再编程，这就为设计者进行电子系统的设计和开发提供了最新的实现手段，而在以前这是不可想 象的。采用系统内可再编程（ISP）技术，使得系统内硬件的功能可以像软件一样被编程来配置，从而 可以实时地进行灵活和方便的更改和开发。这种称为“软”硬件的全新设计概念，使得新一代电子系统 只有极强的灵活性和适应性，它不仅使电子系统的设计和产品性能的改进、扩充变得十分简易和方便， 而且使电子系统只有多功能性的适应能力，从而可以为许多复杂的信号处理技术提供新的思路和方法。 随着可编程器件规模的增加，使器件变得越来越复杂，对器件作全面彻底测试的要求也就越来越 高，而且越来越重要。表面安装的封装和电路板制造技术的进步，使得电路板变小变密，这样一来，传 统的测试方法，例如外探针测试法和“钉床”测试夹具法都难于实现。结果由于电路板简化所节约的成 本，很可能被传统测试方法代价的提高而抵消掉。 20 世纪80 年代联合测试行动组JTAG（Joint Test Action Group）开发了IEEE1149.1-1990 边界扫描 测试技术规范。这个边界扫描测试（BST）结构提供了有效地测试引线间隔致密的电路板上零部件的能 力。 你可以使用BST 结构测试引脚连接而不必使用物理测试探针，而且可以在器件正常工作时捕获功 能数据。器件的边界扫描单元能够迫使逻辑追踪引脚信号，或是从引脚或器件核心逻辑信号中捕获数据。 强行加入的测试数据串行移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比 ― 2 ― 较。JTAG 标准提供了板级和芯片级的测试。通过定义输入输出引脚、逻辑控制函数和指令，所有JTAG 的测试功能部仅需一个四线或五线的接口及相应的软件即能完成。图1-1 举例说明了边界扫描测试法的 概念。 核心 逻辑 核心 逻辑 串行数据输入 JTAG 器件1 JTAG 器件2 串行数据输出 IC 引脚 图1-1 JTAG 边界扫描测试法 可编程逻辑器件规模的不断发展，使其可以实现电子系统的高度集成，为