全定制宏单元的号完整性的签收方案.pdf

摘要 摘要 随着集成电路设计技术和集成电路工艺水平的发展，特征尺寸不断减小，集成 度越来越高，频率不断增加，集成电路进入深亚微米时代乃至超深亚微米时代，这 时我们面前出现了一些在低频大尺寸设计中没有遇到的问题，其中最为严重的就是 信号完整性问题——s目gnal Integrity。 本文首先介绍了信号完整性的研究背景、研究意义和信号完整性的主要内容。 其中，重点阐述了信号完整性的主要问题之一——串扰，对串扰的产生机理、影响 作了详细阐述，并通过引入2Ⅱ电路模型，定量分析了串扰的峰值电压，时间宽度， 并由此模型提出了理论上解决串扰问题的方案。然后，针对串扰问题作了相关实验， 并得出了一些普遍性结论：并介绍了半定制设计流程和全定制设计流程及EDA工 具对信号完整性问题的解决方法。鉴于全定制模块设计中进行信号完整性分析的 EDA工具的缺乏，我们采用电路设计结合版图设计，以提前预防为主的核心思想来 解决全定制信号完整性问题，并以该思想为指导完成了一块大规模基于全定制版图 设计的电路的信号完整性分析。该模块作为IP核嵌入500Mhz通用CPU中，该芯 ．砗舢 片成功趣片，并达到设计目标。 本论文提出的全定制模块信号完整性分析和解决的方案，对于解决深亚微米乃 至超深亚微米CMOS数字电路设计中的信号完整性问题有着普遍的借鉴意义。 关键词：sI，串扰．IR-drop