基于FPGA神经网络硬件可重构实现.pdfVIP

第 30卷 第 1期 河 南 科 技 大 学 学 报 : 自 然 科 学 版 Vo l. 30 No. 1 2009年 　 2 月 Journal of H enan U n iversity of Science and Techno logy:N atu ral Science Feb. 2009 文章编号 : 1672 - 687 1 (2009) 0 1 - 0037 - 04 基于 FP GA 的神经网络硬件可重构实现 李利歌 ,阎保定 ,侯 　忠 ( ) 河南科技大学 电子信息工程学院 ,河南 洛阳 471003 摘要 :针对软件实现神经网络速度慢的缺点 ,介绍了一种神经网络在 FPGA 上可重构实现的设计方法 。设计 中依据成熟的 B P算法公式 , 以一个三层的 B P 网络为例 ,利用 V erilog HDL 硬件语言自顶向下设计各个模块 , 使网络训练时将前向模块 、误差反传模块和相应的控制模块同时配置到 FPGA 中进行网络训练 ;而当训练好 的网络正常工作时 ,只在 FPGA 中配置前向模块和相应的控制模块就可以高速运行该神经网络 。实验结果表 明 ,该系统结构能极大地提高 B P 网络的学习速度 。 关键词 :神经网络 ; FPGA ;可重构 ; V erilog HDL 中图分类号 : TP183 文献标识码 : A 0 　前言 人工神经网络具有学习能力和非线性映射能力 ,能有效的解决非线性 、时变 、不确定等复杂系统的 控制 ,因此广泛的应用于智能控制 、模式识别等领域中。但神经网络利用软件实现的方法无法满足某些 ( ) 对数据实时处理要求的场合 如工业控制领域 。随着 FPGA 的规模不断扩大和 EDA 工具的发展 ,能够 同时满足实现神经网络的速度和灵活性的要求 [ 1 - 2 ] 。 本设计提出了一种神经网络算法的可重构实现方法 。把 B P 网络的训练过程和执行过程分别落实 到 FPGA 的两个相互独立的功能模块中 ,它们在时间与机制上相互独立而在运行中又可在同一个 FPGA 片上自主地交替实现 。 1　B P 网络误差反传算法 BP算法由正向传播和误差信号的反向传播两个过程构成 ,正向传 播时 ,传播方向为输入层 →隐层 →输出层 ,每层神经元的状态只影响下 一层神经元 。若在输出层得不到期望的输出,则转向误差信号的反向传 播流程 ,并在反传过程中逐层修正网络权值 。通过这两个过程的交替进 行 ,在权向量空间执行误差函数梯度下降策略 ,动态迭代搜索一组权向 量 ,使网络误差函数达到最小值 ,从而完成信息提取和记忆过程 [ 3 ] 。 图 1　神经元结构模型 由图 1可知 ,从前到后每个神经元依次计算 n I = w x - θ ( 1) i ij j i