CPLD第0章_概述.pptVIP

  • 3
  • 0
  • 约7.12千字
  • 约 44页
  • 2016-03-11 发布于江西
  • 举报
CPLD第0章_概述.ppt

用VHDL语言描述的二选一选择器如下: ENTITY mux IS PORT(d0,d1,sel :IN BIT ; q :OUT BIT) ; END mux ; ARCHITECTURE connect OF mux IS BEGIN calc:PROCESS(d0,d1,sel) VARIABLE tmpl,tmp2,tmp3:BIT ; BEGIN tmp1 := d0 AND sel ; tmp2 := d1 AND (NOT sel) ; tmp3 := tmpl OR tmp2 ; q= tmp3; END PROCESS; END connect; ENTITY mux IS : : : END mux ; ? ARCHITECTURE struct

文档评论(0)

1亿VIP精品文档

相关文档