数字电路逻辑设计第四章精要.ppt

解2： 例2 用8选1数据选择器74151实现逻辑函数： 将逻辑函数转换成最小项表达式： 4.4 组合逻辑电路的设计 小结: 数据选择器实际上是一个逻辑函数的最小项输出器。它不需将函数化简为最简式,只需将输入变量加到地址输入端,将逻辑函数中包含有的最小项在相应的数据输入端加逻辑1,没有包含的最小项在相应的数据输入端加逻辑0,则在数据输出端输出的就是逻辑函数F。 利用数据选择器直接实现逻辑函数的一般步骤： a、将函数变换成最小项表达式 b、将使能端接有效电平 c、地址信号作为函数的输入变量（注意高低位） d、数据输入作为控制信号 4.4 组合逻辑电路的设计 2. 地址输入端数n 函数变量数m 当输入变量较少时,只需将数选器的高位地址端接地及相应的数据输入端接地。 对比结果: 4.4 组合逻辑电路的设计 3. 地址输入端数n 函数变量数m n 个数据输入数，m 个最小项。 即函数的最小项数多于数据输入端数时,通过 ①扩展:将 选1数选器扩展成 选1数选器. ②降维:将m变量的函数转换成为n变量的函数。 对比结果: 4.4 组合逻辑电路的设计 例4. 用八选一选择器实现四变量函数 ①扩展法: 卡诺图的维数 —— 卡诺图的变量数。 降维卡诺图 —— 某些变量作为卡诺图内的值。 记图变量 —— 作为降维卡诺图中小方格中值的变量。 降维图的作法：若记图变量为x，对于原卡诺图中， 当x = 0时，原图单元值为F； 当x =1 时，原图单元值为G， 则在新的降维图中对应的单元中填入子函数 要求熟练掌握 ②降维法: 4.4 组合逻辑电路的设计 AB 00 01 11 10 CD 00 01 11 10 0 1 1 1 0 0 0 1 0 0 0 0 1 0 1 1 AB 00 01 11 10 C 0 1 0 1 D 1 0 0 D 4变量卡诺图 3变量降维卡诺图 C C+D 0 2变量降维卡诺图 A B 0 1 1 0 降维法： 4.4 组合逻辑电路的设计 例5：用8选1数据选择器实现 解：作出F的卡诺图及3变量降维卡诺图： AB 00 01 11 10 CD 00 01 11 10 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 AB 00 01 11 10 C 0 1 D 1 1 0 D D 4变量卡诺图 3变量降维卡诺图 4.4 组合逻辑电路的设计 例6：用8选1数据选择器实现 一个n变量的完全译码器的输出包含了n变量函数的全部最小项。当译码器的使能端有效时，每个输出（低电平有效） 对应相应的最小项的非，即 因此只要将函数的输入变量加至译码器的地址输入端，并在输出端辅以门电路，便可以实现逻辑函数。 （二）中规模组合逻辑电路设计——译码器 例6 利用3线－8线译码器设计一个多输出的组合逻辑电路。 输出的逻辑函数式为： 解：①写出函数的最小项之和形式 4.4 组合逻辑电路的设计 ②化为与非－与非式 ③画逻辑电路 例7 用译码器设计两个1位二进制数的全加功能。 解：由全加器真值表可得 由3-8译码器实现全加功能的电路,如图所示: 用3-8译码器组成全加器 4.4 组合逻辑电路的设计 （三）全加器的应用 8421码输入 余3码输出 1 1 0 0 例8 用74LS283构成8421BCD码转换为余3码的码制转换电路 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 4.4 组合逻辑电路的设计 例9 用全加器实现两个1位8421BCD码十进制加法运算。 当A=B=1时，F=1 一、竞争与冒险 4.5组合逻辑电路中的竞争与冒险 竞争： 冒险： 在组合电路中，信号经由不同的途径达到某一会合点的时间有先有后。 由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。 竞争与冒险的关系： 有竞争不一定产生冒险； 有冒险就一定有竞争。 4.5组合逻辑电路中的竞争与冒险 二、竞争与冒险的判断 代数法 当函数表达式可以化成： 即含有互补变量，A变量变化可能引起冒险。 卡诺图法 A BC 0 1 00 01 11 10 0 0 0 0 1 1 1 1 如函数卡诺图上为简化作的圈相切，且相切处又无其他圈包含，则可能有冒险现象。 当A=B=1