微机原理与接口技术第章要点.pptVIP

第五章 存贮器 5.1 存储器概述 5.1.2 半导体存储器的分类 5.1.3 半导体存储器的主要技术指标 5.1.4存储系统的层次结构—速度,容量,成本的统一 5.2 随机存取存储器（RAM）5.2.1 静态RAM（SRAM） 3、典型SRAM芯片 各SRAM芯片的引脚信号基本相同。 其存储容量不同,则地址线的根数不同； 其存储位数不同,则数据线的根数不同。 芯片的片选控制线,一般设置一根信号线CE或CS 6264设有CS2 。 读/写控制线的设置方法有两种: 一种只设一根“写使能”线,当WE＝0时为写允许,当WE＝1时为读允许；另一种是设两根读/写控制线OE和WE,OE＝0为读允许,WE＝0为写允许。 5.2.2 动态RAM 2、动态RAM举例 5.3 只读存储器（ROM） 5.3.1 掩膜ROM 原理：掩膜ROM 存 储 信 息 是 靠 MOS管是否跨接 来决定 0、1的 ， 当跨接MOS管 ， 对应位信息为0， 当没有跨接（被 光刻而去掉）， MOS的位置对应 的信息为1。 5.3.2 可擦可编程只读存储器EPROM 5.3.3 电可擦除可编程只读存储器E2PROM 5.4 CPU与存储器的连接——存储器的扩展 5.4.1 连接时应注意的问题 2、存储器的扩展 微机存储器是按字节编址的,即数据宽度为8位。 一般地,对于CPU的外部数据总线为2n×8位的微机系统 n可取0、1、2、…… ,需用2n个由字节组成的存储体。 在选择了存储芯片后,根据选定芯片的片容量和设计要求的总容量,可以确定需要芯片的数目,相应地进行位数和地址的扩充,即可组合成适合微机所需要的存储器。 1 . 位数的扩展 例:PC/XT:主存容量为1?M×8位，即1MB，要用1?M×1位构成1M×8位的存储器模块，必须用1?M×8／1?M×1＝8片。 例： 2片2114 1?K×4位 组成1?K×8位存储器的位数扩充连接。1#芯片的数据线接数据总线的低4位,2#芯片的数据线则接数据总线的高4位,而2片芯片的地址线及控制线则分别并联在一起。 总结：位扩展连接方法如下: 芯片的地址线全部并联且与相应的地址总线连接。 片选信号线并联，可以接控制总线中的存储器选择信号,也可以接地址线高位，或接地址译码器的输出端。 读写控制信号并联接到控制总线中的读写控制线上。 数据线分高低部分分别与数据总线相应位连接。 2 . 存储容量的扩展 例：如用6264 8?K×8 组成24?K×8的存储器,如何保证当CPU发出地址信号时,（三片）只有一片被选中？即地址如何分配，片选信号如何产生? 一般产生片选有两种方法: 线选法和译码法。 （1）线选法 线选法用低位地址线对片内的存储单元进行寻址，所需的地址线由片内地址线决定，用余下的高位地址线分别接至芯片的片选端，以区分各芯片的地址范围。 设系统的地址总线为16根。 8?K单元对应的地址线为13条 A12～A0 ，把余下的A15～A13分别接至芯片的片选端。A15～A13轮流出现低电平，可保证一次只选一片。各片地址范围如下: 总结： 用线选法构成存储器优点是无需附加其它硬件，故适合较小系统。若轮流出现高电平保证每次选中一片，也只需加反相器即可。 用线选法构成存储器的缺点如下: ① 各芯片间地址不连续。而习惯上使用连续地址。 如24?K范围地址从0000H到5FFFH。 ② 有相当数量的地址不能使用,否则造成片选混乱。 如A15～A13为全1时,对应地址范围E000H～FFFFH不能选中任何芯片； 而A15～A13同时出现低电平的情况会让两个以上芯片被选中，造成片选混乱。 ③ 若存在高位地址线悬空，将造成地址重叠区。地址重叠区是指在那些地址区可有多个地址选中同一存储单元。 例如：6264若改为2片，则A15不使用，从而每片6264都有16KB地址重叠区，即每个芯片的每个存储单元有2个地址 A15有0、 1两种可能 。 基本地址 映像地址 ④ 线选法影响地址区的有效使用，限制了芯片的进一步扩展。 （2）译码法 译码法将低位地址总线直接连至各芯片的地址线,将高位地址总线经地址译码器译码后作为各芯片的片选信号。译码法可分类为全译码和部分译码。 ① 全译码 全译码除去作为片内的寻址线外,所余的高位地址总线全部译码，译码输出作为各芯片的片选信号。 例：下图为4片27128 16?K×8 组成64?K×8位的存储器。设系统的地址总线为16根。因为27128片内寻址16K,需地址线14条 A13～A0 ,故高位地址A14、A15作为2－4译码器的输入, 译码器输出的四根信号线Y0～Y3,分别作为4片27128的片选信号。各芯片的地址范围如下: 1# 27128 0000H～3FFFH 2#