- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第10章 存储器 存储器的分类 一、按存储器用途分类 二、按存储器性质分类 半导体存储器的性能指标 1. 容量 地址线n与地址数对照表 2. 存取时间 3. 可靠性 RAM的扩展 10.3 只读存储器(ROM) 复杂的可编程逻辑器件(CPLD) 现场可编程门阵列(FPGA) 一、掩膜ROM Read Only Memory 二、PROM 可编程的ROM 三、EPROM 可擦除的 PROM 四、EEPROM 电子式可清除的PROM 存储矩阵 地址译码器 地址输入 7.1.1 ROM的定义与基本结构 数据输出 控制信号输入 输出控制电路 地址译码器 存储矩阵 输出控制电路 1)ROM(二极管PROM)结构示意图 存储 矩阵 位线 字线 输出控制电路 M 4?4 地址译码器 字线与位线的交点都是一个 存储单元。交点处有二极管 相当存1,无二极管相当存0 当OE 1时输出为高阻状态 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 0 1 0 0 0 1 1 0 1 地 址 A1 A0 D3 D2 D1 D0 内 容 当OE 0时 2. 紫外线可擦除ROM EPROM PROM的一次性编程给实际使用带来许多不便,在实际使用中更需要可重复编程的芯片。EPROM(Erasable PROM)是一种可擦写的PROM, 它采用了N沟道增强型浮栅MOS管作为存储单元。用户只需用个人EPROM编程器(写入器)就可对EPROM编程或写入程序。如果要对EPROM重复使用或重复编程, 则可以使用IC顶部特设的石英窗口,将紫外光(UV)直接照射到EPROM芯片上的窗口大约5分钟左右,通过紫外光把所有的存储单元设置为逻辑1来擦除EPROM,此后,可对EPROM重新写入程序。图9-10所示的是一个典型24引脚的EPROM 存储器芯片。 图9-10 EPROM 3. 电可擦除ROM EEPROM(Electrically Erasable PROM)是电可擦除PROM, 也称作E2PROM。 EEPROM可以用电的形式擦除。当把它放在电路板上时,能对其进行擦除或重新写入程序,这对于PROM或EPROM是不可能的。另外,还可以对EEPROM芯片上的部分程序代码进行重写,一次1个字节。EEPROM的存储单元有两种结构,一种为双层栅介质MOS管,另一种为浮栅隧道氧化层MOS管。其擦写次数可达1万次以上。 10.4 可编程逻辑器件PLD 本章主要内容: 可编程阵列逻辑PAL 、通用阵列GAL的结构与特点; 10.1 可编程逻辑器件 PLD 简介 1. PLD在数字集成芯片中的位置 数字 SSI、 MSI 集成 LSI、VLSI 电路 ASIC 全定制ASIC 门阵列 半定制ASIC 标准单元 PLD (1)数字集成电路按照芯片设计方法的不同分类: ① 通用型SSI、MSI集成电路; ② LSI、VLSI集成电路,如微处理器、单片机等; ③ 专用集成电路ASIC(LSI或VLSI)。 (2)ASIC分类 全定制ASIC:硅片没有经过预加工,其各层掩模都是按特定电路功能专门制造的。 半定制ASIC:按一定规格预先加工好的半成品芯片,然后再按具体要求进行加工和制造,包括门阵列、标准单元和可编程逻辑器件 PLD 三种。 2. 可编程逻辑器件 PLD (1)定义:PLD是厂家作为一种通用型器件生产的半定制电路,用户可以利用软、硬件开发工具对器件进行设计和编程,使之实现所需要的逻辑功能。 (2)PLD的基本结构框图 其中输入缓冲电路可产生输入变量的原变量和反变量,并提供足够的驱动能力。 图10-1 PLD的基本结构框图 (3)按集成度分类: ① 低密度PLD LDPLD :结构简单,成本低、速度高、设计简便,但其规模较小 通常每片只有数百门 ,难于实现复杂的逻辑。 表10-1 按编程部位分类LDPLD 分类 与阵列 或阵列 输出电路 可编程类型 可编程只读存储器PROM 固定 可编程 固定 半场可编程 现场可编程逻辑阵列FPLA 可编程 可编程 固定 全场可编程 可编程阵列逻辑PAL 可编程 固定 固定 半场可编程 通用阵列逻辑GAL 可编程 固定 逻辑宏单元(OLMC) 半场可编程 ② 高密度PLD HDPLD : 分类 结构形式 类型 可擦除可编程逻辑器件 EPLD 与或阵列 阵列型 复杂可编程逻辑器件 CPLD 与或阵列 阵列型 现场可编程门阵列 FPGA 门阵列 单元型 (4)PLD器件的优点 缩短设计周期,降低设计风险 高可靠性和可加密性 降低了产品生产的总费 表10-2: HDPLD的分类 (5)常采用可编程元件 存储单元 的类型: ① 一次性编程的熔丝
原创力文档


文档评论(0)