智能模数控制型全数字锁相环研析.pdfVIP

JI-II-f ¨I¨If J-fJ¨I¨J-Jf¨J III IIIIIII11 t 摘要 —————坠一糊IIIII 随着电子科学技术的不断发展，锁相环在各种场合中的应用范围越来越广 泛。无论是在通信、雷达、测量还是在自动化控制等领域，诸如信号处理、调制 和解调、频率合成、时钟同步等应用中，都有着锁相环的存在。传统锁相环的各 个部分都是由模拟电路实现的，其存在着电路结构复杂、直流零点漂移及易受电 源和环境温度的影响等缺点，致使采用数字方式实现信号锁相处理的全数字锁相 环得到了飞速的发展，它不仅继承了数字电路的可靠性高、价格低、体积小等优 点，并且解决了模拟电路易受环境温度、电压影响的缺点，具有很强的可移植性， 顺应了当今电子技术数字化的发展方向。随着集成电路技术、通信技术的飞速发 on 展以及片上系统芯片(SystemChip，SoC)的深入研究，全数字锁相环将会得 到更为广泛的应用。因此，全数字锁相环的研究和应用赢得了越来越多设计人员 的青睐。 截止到目前，数字锁相环的结构已经是多种多样的了，而捕获时|’日J短、同步 误差小、抗干扰能力强等参数则是衡量一个锁相环系统性能优良的标准，但是在 数字锁相环中，环路的捕获时间与抗干扰能力是相互矛盾的。为解决该矛盾，越 来越多的研究者提出各种解决方案。本文重点分析了矛盾出现的主要原因，并在 分析的基础上提出了一种带有智能模数控制器的全数字锁相环系统。其工作原理 是利用输入输出信号之间的相位误差，实时的调控数字环路滤波器的模数K的 大小，使其通过快捕区、慢捕区，最终到达同步区锁定，同时避免了锁相环在捕 获过程中出现的同向相位调整，减小了系统存在的相位抖动，提高了环路的性能。 由于先前所设计的数字锁相环只能适用于对输入信号频率已知的情况下，而对未 知频率的输入信号并不适用，为此在环路中加入了一个特殊的鉴频锁存器模块， 从而实现了对未知输入信号频率的快速锁定。 本文从传统模拟锁相环的基本原理入手，引出全数字锁相环的基本原理及实 HDL语言对该全数字锁相环进行了系统设计，并对该系统 现方法，采用Vcrilog 进行功能仿真和分析，同时还使用了Matlab软件对该锁相坏系统进行了频谱分 析。该全数字锁相环系统采用了数字集成电路设计的基本流程，使用的仿真设计 Compiler 环境为Synopsys公司的Vcrilog 智能模数控制删全数字锁相环系统的研究 DesignCompiler(DC)，版图的实现应用的是IC 件为SMIC 1P6M。在系统的设计方面，采用了自顶向下的设计方法。 O．18pm 首先确定系统的功能定义以及系统的总体架构，并进行模块的划分；然后对划分 的各个单元模块进行设计。在设计过程中采用设计与验证相结合的方法，这样可 以大大提高设计的可行性与可靠性。 HDL；全数字锁相环；数字环路滤波器；智能模数控制器： 关键字：Verilog 鉴频锁存器 Abstract Abstract and Withthe ofscience lock development technology，phaseloop flying becomesmoreandmorewide of in scopeapplication．Whether measurementandautomationcontrolorother as fie