EDA(第1讲a)第1章 概述.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA(第1讲a)第1章 概述.ppt

《EDA技术与应用》课程介绍 电信学院 电子工程系 课程主要内容 学习本课程所需的基本知识 课程学时安排 课程教学要求考核 教材与参考书 教 材: 《 EDA技术与VHDL》潘松 参考资料: 《EDA技术实用教程》,潘松、黄继业等,科学出版社 《现代数字系统设计》侯伯亨等编,西安电子科技大学出版社 《可编程逻辑器件与EDA技术》李景华,杜玉远,东北大学出版社 EDA技术与VHDL 第1章 概 述 EDA技术出现的背景 1. 市场需求: ? 数字电路容量大,体积小,重量轻,保密程序好 ?? 品种繁多,批量小,设计周期短,便于重复使用 ?? 产品竞争力激烈 ?? 硬件、软件协调设计需要硬件描述语言支持 2. ?支持EDA的技术已成熟 硬件描述语言(HDL)日趋完善 计算机及CAD软件发展迅速 什么是EDA? EDA工程/EDA技术 以计算机为工作平台, 以EDA软件工具为开发环境, 以硬件描述语言为设计语言, 以可编程器件为实验载体, 以ASIC、SOC芯片为目标器件, 以电子系统设计为应用方向的电子产品自动化 的设计工程/技术。 EDA广义的范围 半导体工艺设计自动化 可编程器件设计自动化 电子系统设计自动化 (狭义范围) 印刷电路板设计自动化 仿真与测试故障诊断自动化 基于FPGA/CPLD的EDA实验系统 基于FPGA/CPLD的电子系统实现方法 ALTERA 的 ByteBlaster(MV)下载接口 FPGA/CPLD最小用户系统介绍 设计实例:采用交通灯系统 测量频率电路图 定时电路原理图 特点 1.1 电子设计自动化技术及其发展 EDA技术的发展阶段 数字电路的发展与EDA技术 1.2 电子设计自动化应用对象 1.2 电子设计自动化应用对象 1.3 硬件描述语言 1.3 硬件描述语言 1.3 硬件描述语言 1.3 硬件描述语言 1.3 硬件描述语言 1.4 EDA技术的优势 1.5 面向FPGA的EDA开发流程 1.5 面向FPGA的EDA开发流程 1.5 面向FPGA的EDA开发流程 1.6 专用集成电路设计流程 1.6 专用集成电路设计流程 1.6 专用集成电路设计流程 1.7 面向FPGA的EDA开发工具 1.7 面向FPGA的EDA开发工具 1.8 QuartusII概述 1.9 IP(Intellectual Property)核 1.10 EDA技术的发展趋势 习 题 1.可以大大降低设计成本,缩短设计周期。 2.库都是EDA公司与半导体生产厂商合作、共同开发。 3.极大地简化设计文档的管理。 4.极大地提高了大规模系统电子设计的自动化程度。 5.设计者拥有完全的自主权,再无受制于人之虞 6.良好的可移植与可测试性,为系统开发提供可靠的保证。 7.能将所有设计环节纳入统一的自顶向下的设计方案中。 8.在系统板设计结束后仍可利用计算机对硬件系统进行完整的测试。 1.5.1 设计输入 图1-5 FPGA的EDA开发流程 KONXIN 1.5.1 设计输入 1. 图形输入 原理图输入 状态图输入 波形图输入 2. 硬件描述语言文本输入 1.5.2 HDL综合 1.5.3 布线布局(适配) 1.5.4 仿真 时序仿真 功能仿真 1.5.5 下载和硬件测试 图1-6 ASIC分类 1.6.1 专用集成电路ASIC设计方法 图1-7 ASIC实现方法 1.6.2 一般设计的流程 图1-8 ASIC设计流程 KONXIN 1.7.1 设计输入编辑器 1.7.2 HDL综合器 FPGA/CPLD设计的HDL综合器有如下三种: l???????? Synopsys公司的FPGA Compiler II、DC-FPGA综合器。 l???????? Synplicity公司的Synplify Pro综合器。 l???????? Mentor子公司Exemplar Logic的LeonardoSpectrum综合器和Precision RTL Synthesis综合器。 1.7.3 仿真器 1.系统级仿真。 2.行为级仿真。 3.RTL级仿真。 4.门级时序仿真。 1.7.4 适配器(布局布线器) 1.7.5 下载器(编程器) Quartus II是Altera提供的FPGA/CPLD开发集成环境 图1-9 Quartus II设计流程 KONXIN 软IP--用VHDL等硬件描述语言描述的功能块,但是并不涉及用什么具体电路元件实现这些功能。 固IP

文档评论(0)

xinshengwencai + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5311233133000002

1亿VIP精品文档

相关文档