第3章逻辑门电路祥解.ppt

MOS集成电路常用的是两种结构，一种是由N沟道MOSFET构成的NMOS门电路，它结构简单，易于集成化，因而常在大规模集成电路中应用，但没有单片集成门电路产品；另一类是由增强型N沟道和P沟道MOSFET互补构成的CMOS门电路，这是MOS集成门电路的主要结构。与TTL门电路相比，它的优点是功耗低，扇出数大(指带同类门负载)，噪声容限大，开关速度与TTL接近，已成为数字集成电路的发展方向。为了更好地使用数字集成芯片，应熟悉TTL和CMOS各个系列产品的外部电气特性及主要参数，还应能正确解决不同类型电路间的接口问题及抗干扰问题。 可编程器件PLD是20世纪80年代以后迅速发展起来的一种新型半导体数字集成电路，它是一种由用户自行设计逻辑功能的半成品集成电路，具有集成度高、可靠性高、处理速度快和保密性好等特点。本章重点介绍了各种PLD在电路结构和性能上的特点及所实现的逻辑功能，以及适用在哪些场合。 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 4. 通用阵列逻辑GAL GAL（Generic Array Logic）是Lattice公司于1985年首先推出的新型可编程逻辑器件。它采用了电擦除、电可编程的E2CMOS工艺制作，可以用电信号擦除并反复编程上百次。GAL基本上沿袭了PAL的结构，与阵列可编程，而或阵列固定。与PAL不同的是GAL器件的输出端设置了可编程的输出逻辑宏单元OLMC (Output Logic Macro Cell)，通过编程可以将OLMC设置成不同的输出方式。这样同一型号的GAL器件可以实现PAL器件所有的各种输出电路工作模式，即取代了大部分PAL器件，因此称为通用可编程逻辑器件。 （1） GAL的基本结构 ① 8 个输入缓冲器和 8 个输出反馈/输入缓冲器。 ② 8 个输出逻辑宏单元OLMC， 8 个三态缓冲器， 每个OLMC对应 1 个I/O引脚。 ③ 由 8×8 个与门构成的与阵列， 共形成 64 个乘积项， 每个与门有 32 个输入项，由8 个输入的原变量、反变量(16)和 8 个反馈信号的原变量、反变量(16)组成，故可编程与阵列共有 32×8×8=2048 个可编程单元。 ④ 系统时钟CLK和三态输出选通信号OE的输入缓冲器。 （2） 输出逻辑宏单元(OLMC) OLMC的内部结构 ① OLMC的结构 乘积项数据选择器 在AC1(n)、AC0控制下选择或门的一个输入。 输出数据选择器 在AC1(n)、AC0控制下选择组合输出或是寄存器输出。 三态数据选择器 控制输出端三态缓冲器的工作状态 反馈数据选择器 选择反馈源。 选择输出信号的极性 ②结构控制字 GAL的结构控制字共 82 位，每位取值为“1”或“0”，如图所示。图中XOR(n)和AC1(n)字段下的数字对应各个OLMC的引脚号。 GAL的结构控制字 SYN 决定GAL器件是具有寄存器型(时序型)输出能力(SYN=0)，还是纯粹组合型输出能力(SYN=1)。在OLMC(12)和OLMC(19)中，SYN还替代AC1(n)，SYN′替代AC0作为FMUX的选择输入，以维护与PAL器件的兼容性。 AC0、AC1(n) 方式控制位。8 个OLMC公用1位AC0。AC1(n)共 8 位，每个OLMC(n)有1位，n为引脚号(12~19)。 AC0, AC1(n)两者配合控制各MUX的工作。 XOR(n) 极性控制位，共 8 位，每个OLMC(n)有 1 位，它通过异或门来控制输出极性。XOR(n)=0时，输出低有效； XOR(n)=1 时，输出高有效。 PT(n) 积项禁止位，共 64 位，和与阵列中 64 个乘积项(PT0~PT63)相对应，用以禁止(屏蔽)某些不用的乘积项。在SYN、AC0、AC1(n)组合控制下，OLMC(n)可组态配置成 5 种工作模式，表列出了各种模式下对控制位的配置和选择。OLMC组态的实现，即结构控制字各控制位的设定都是由开发软件和硬件自动完成的。 从以上分析看出GAL器件由于采用了OLMC，所以使用更加灵活，只要写入不同的结构控制字，就可以得到不同类型的输出电路结构。这些电路结构完全可以取代PAL器件的各种输出电路结构。 OLMC工作模式的配