第7章___数字锁相环祥解.ppt

二、环路性能分析 对应图7-33的环路结构,K计数器的输入时钟频率为Mfc,其中M为常数、fc为环路中心频率,即非锁定(或同步)状态下环路的自由振荡频率。而K计数器输入D/U控制系由鉴相器输出确定。如前所述,K计数器输出进位或借位脉冲重复频率为 (7-84) (7-85) (7-86) (7-87) ? 时钟频率 (7-88) ? (7-89) 表7-3 可编程式K计数器的编程功能 图7-39 SN54/74LS297的锁定特性 三、应用举例 1. FSK信号解调 运用SN74LS297DPLL进行FSK信号解调的连接线路如图7-40所示。图中′LS74A为D触发器。 表7-4 SN54/74LS297 推荐使用条件 ? 图7-40 FSK信号的解调线路 图7-41 FSK信号的解码波形 ? 2.锁定范围及中心频率的实时控制将SN54/74LS297配合微处理机使用,可对锁定范围与中心频率fC实施自适应实时调节。结构框图如图7-42所示。 图中,DPLL的外接N分频器由两部分组成,一部分为可并联输出的L分频器,其并联输出可读出表示实时相位误差值的数据;而另一部分为分频比(N/L)受编程控制的程序分频器。总分频比仍为N,即 图7-42 采用微处理机的实时控制结构框图 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 及 θe(k+1)=θe(k)-sinθe(k) ?初始条件为 θ2(0)=0; θe(0)=0。 ?由于k→∞时,同步状态应有 θe(k+1)≈θe(k)=θe(∞) ?式中θe(∞)表示稳态相差,故由(7-48)式有 sinθe(∞)≈0 ? 即 θe(∞)≈0 图7-24与图7-25分别为在不同相位阶跃值Δθ下输出相位响应与相位误差响应。由图可见,经若干次取样控制后,输出相位可跟踪输入相位,稳态相差趋于零,说明一阶数字环亦可精确地跟踪输入相位阶跃。 图7-24 相位阶跃输入时的输出相位响应 图7-25 相位阶跃输入下的相位误差响应 (2) 频率阶跃。对应于频率阶跃Δω=ωi-ωo的离散输入相位为 θ1(k)=Δωt(k)+θi (7-49) (7-50) ? (7-51) ? 图7-26 频率阶跃输入时的输出相位响应 图7-27 频率阶跃输入时的相位误差响应 若环路能够锁定,应在k→∞时,θe(k+1)=θe(k),因此由(7-51)式有 (7-52) (7-53) (7-54) (7-55) (7-56) ? 故而(7-55)式可改写为 2. 二阶环此时D(z)≠1,故对于相位阶跃,相位误差响应方程为(仍设Δ·A=1) θe(k+1)-θe(k)+D(z)sinθe(k)=0 (7-58) ? (7-57) 当Δω=ωi-ωo时,相应的离散输入相位仍旧为 (7-59) ? (7-60) ? (7-61) 方程比较复杂,但在相位误差较小情况下,可令 sinθe(k)≈θe(k),将方程线性化为 (7-63) 因为一阶环对频率阶跃输入有非零的稳态相差,我们希望使二阶环对频率阶跃输入的稳态相差为零,为此应令k→∞时,θe(k)=0。这样,当k→∞时,(7-63)式右边驱动函数应当等于零,所以首先选择 p1=-1 (7-64) 另外,关于c1的选择可将p1=-1代入(7-63)式,得 θe(k+2)+b1