(xin)集成电路设计_课程设计_总_结创新.doc

CCZU 数理学院电子科学与技术专业 《集成电路设计》课程设计 一、设计题目： 画出2输入端与非门的原理图，用L-Edit软件画出3微米硅栅N阱CMOS工艺的版图，列出工艺中需要的薄膜制备工艺和性能参数。 二、原理图 2输入端与非门的原理图 三、设计规则Si栅CMOS 集成电路的设计规则 3微米Si栅CMOS 电路设计规则 最小尺寸 单位：微米 序号 名 称 工作电压3-6V 1 扩散区 1.1 P+，N+扩散区宽度 5.0 1.2 P+-P+，N+-N+ 间距 5.0 1.3 同电位的P+与N+间距 0 1.4 P阱边缘的P+区环绕宽度 7.0 1.5 P阱边缘到P+外边缘间距 7.0 1.6 P阱边缘的P+区与外界N+间距 11 1.7 P阱与P阱间距 12 1.8 隔离区（保护环）宽度 0 2 沟道、栅 2.1 沟道长度 3.0 2.2 栅氧化层覆盖源漏 1.0 2.3 栅端超出隔离区长度 1.0 2.4 栅覆盖源漏 0 2.5 栅覆盖栅端 1.0 3 引线孔 3.1 引线孔尺寸 3.0*3.0 3.2 预刻孔各边比引线孔大 1.0 3.3 孔到扩散区（N+，P+）边缘 1.0 3.4 铝覆盖引线孔（各边） 1.0 4 铝引线 4.1 铝条宽度 5.0 4.2 短距离铝条间距 5.0 4.3 长距离铝条间距 5.0 4.4 内部Vss、VDD铝条宽度（驱动部分除外） 7 5 压焊点（铝） 5.1 压焊铝块大小 120*120 5.2 压焊铝块间距 80 5.3 压焊铝块下到P阱（除VDD）各边间距 4.0 5.4 压焊铝块下到P+或N+间距 16.0 5.5 与周围铝条间距（金丝球焊） 35 5.6 与内侧、两边铝条间距（超声焊） 40 5.7 与外围铝条间距（超声焊） 50 5.8 到划片槽间距（无外包铝条） 70 5.9 压焊铝块比各边钝化孔大 4.0 6 其它 6.1 划片槽宽度 60 6.2 划片槽边缘到内部N+区间距 30 6.3 外包铝条外侧到划片槽间距 70 6.4 图形套刻精度 1.0 6.5 过桥线尽量使用N+电阻连接 6.6 输出端若一定要过桥，必须考虑到串联电阻和输出驱动电流 四、选用工艺、光刻胶类型 选用3微米硅栅N阱COMS工艺。 本课程设计所选用的光刻胶为正胶，主要成分是感光剂，基体材料和溶剂。正胶的感光剂是重氮醌，曝光使其长链分子断裂，正胶的曝光区在显影后去除。 五、光刻版版次和阴阳 序号 光刻胶 阴阳（黑白） 1 N阱 正胶 白 有源区 正胶 3 N沟道调整 正胶 白 多晶硅正胶 黑 +注入 正胶 白 +注入 正胶 白 预刻孔 正胶 白 8 刻孔 正胶 白 铝连线 正胶 黑 压焊块正胶 六、对位标记、对位次序、胖瘦标记、检测电阻设计 对位标记： 对位次序：M2→M1 M3→M1 M4→M1 M5→M1 M6→M1 M7→M1 M8→M7 M9→M8 M10→M9 胖瘦标记： 检测电阻： 测试电阻用来检测N阱、P+、N+等掺杂浓度。通常可根据要求电阻的大小，选择图形的方块数，并与铝块相连，以便测量。 PMOS管调试 NMOS管调试 七、版图设计（包括各次光刻版、对位标记、胖瘦标记、画片槽、 调试管、检测电阻等） N阱 有源区 N沟道调整 多晶硅栅 N+注入 P+注入 预刻孔 刻孔 铝连线 压焊块 3微米硅栅N阱CMOS工艺的版图 八、工艺流程（包括从原始片到钝化光刻的所有芯片制造前道工艺） 1.清洗； 晶向：(100) 类型：N-Si 电阻率：2-4欧姆厘米 2.预氧化；500nm 3.N 阱光刻 4.N 阱注入；2E13/cm2 5.N 阱推进；结深7-8μm 6.N+ 区光刻； 7.N+注入； B+ 2E15/cm2 8.P+区光刻； 9.P+区注入； N+ 或As+ 5E15/cm2 10.P+、N+退火和再分布； 11.APCVD 沉积SiO2；500nm 12.致密； 900°C， O2，30min 13.栅区光刻（预孔）； 14.栅氧化；80nm 15.N沟道光刻； 用N阱反版 16.N沟道开启调整注入；2E11/cm2，注B+ Vt降低，N+升高。 17.刻孔； 18. Al-Si溅射沉积；厚1