eda实习报告：.docVIP

课 程 设 计 报 告 设计名称 EDA（VHDL）课程设计 专业班级 姓 名 学 号 成 绩 评 定 考 核 内 容 平 时 表 现 设 计 报 告 设计成果和答辩 综合评 定成绩 成 绩 电气与信息工程学院 2015年1月 课程设计要求和成绩考核办法 1．不允许在实验室内吸烟、吃零食、玩手机，累计警告三次者，考核成绩降为及格，屡教不改者成绩不及格；不准带无关人员到实验室活动，否则扣平时表现分。 2．凡病事假超过3天（每天7小时），或迟到早退三次以上，或旷课两次（累计1天）以上，不得参加本次考核，按不及格处理，本次课程设计不能通过。 3．病事假必须有请假条，需经班主任或有关领导批准，否则按旷课处理。 4．课程设计的考核由指导教师根据设计表现（出勤、遵守纪律情况等）、设计报告、设计成果、答辩等几个方面，给出各项成绩或权重，综合后给出课程设计总成绩。该设计考核须经教研室主任审核，主管院长审批备案。 5．成绩评定采用五级分制，即优、良、中、及格和不及格。 实习报告要求 实习报告内容、格式各专业根据实习（设计）类别（技能实习、认识实习、生产实习、毕业实习等）统一规范，经教研室主任审核、主管院长审批备案。 注意： 1．课程设计任务书和指导书在课程设计前发给学生，设计任务书放置在设计报告封面后和正文目录前。 2．统一采用A4纸打印，课程设计报告除封皮外，设计任务书和正文都单面打印，左侧装订，订两个钉。 课程设计任务书 设计名称 EDA（VHDL）课程设计 专业班级 电子1241、2 指导教师 林海波 吕晓丽 起止日期 2015.1.4 — 2015.1.16 设计地点 —教EDA室（408） 电气与信息工程学院 课 程 设 计 任 务 书 设 计 内 容 一、选题要求 在二周时间内，每个学生应至少完成五个题目中的二个。 1．基于FPGA的半整数分频器设计(必选题目) 设计任务要求：设有一个5MHz(或7、9、11、13、15、17、19、21、23、25、27MHz)的时钟源，但电路中需要产生一个2MHz的时钟信号，由于分频比为2.5（或3.5、4.5、5.5、6.5、7.5、8.5、9.5、10.5、11.5、12.5、13.5），因此采用小数分频。分频系数为N-0.5的分频器，其电路可由一个异或门、一个模N计数器和二分频器组成。下图给出了通用半整数分频器电路组成，采用VHDL及相关工具软件完成设计任务。 为了防止雷同，建议每班1-4号设计2.5分频，5-8号设计3.5分频，9-12号设计4.5分频，13-16号设计5.5分频，17-20号设计6.5分频，21-24号设计7.5分频，25-28设计8.5分频，29-32设计9.5分频，33-36设计10.5分频，37-40号设计11.5分频，41-44号设计12.5分频，45-48号设计13.5分频计数器。 2．99分钟定时器的VHDL设计（每班1-25号的单号选择） 设计任务要求：具有整体清零（reset）99分钟。以秒速度递增至99分钟，启动报警(cout)5秒钟。具有置位（cn）） 时钟信号提供秒信号（1HZ）(1) 采用VHDL及相关工具软件，设计一个可容纳四组参赛者的数字智力抢答器，每组设置一个抢答按钮供抢答者使用。 (2)电路具有第一抢答信号的鉴别和锁存功能。 (3)设置计分电路（根据实验箱条件，可以只完成二路计分电路设计）。 (4)设置犯规电路（选作）。 4．十字路口交通灯控制器的VHDL设计（每班26号以后的单号选择） 系统设计要求: 采用VHDL及相关工具软件，设计一个由一条主干道和一条支干道的汇合点形成的十字交叉路口的交通灯控制器，具体要求如下： (1)主、支干道各设有一个绿、黄、红指示灯，两个显示数码管。 (2)主干道处于常允许通行状态，而支干道有车来才允许通行。 (3)当主、支道均有车时，两者交替允许通行，主干道每次放行45s，支干道每次放行25s，在每次由亮绿灯变成亮红灯的转换过程中，要亮5s的黄灯作为过渡，并进行减计时显示。 5．多路彩灯控制器的VHDL设计（每班26号以后的双号选择） （1）设计任务要求 采用VHDL及相关工具软件，设计一个十六路彩灯控制器，至少八种花型循环变化，有清零开关，并且可以选择快慢两种节拍。 设计的基本要求 （2）设计说明 根据系统设计要求，整个系统可以设计三个输入信号：控制彩灯节奏快慢的基准时钟信号CLK_IN，系统清零信号CLR，彩灯节奏快慢选