基于VHDL的多功能数字钟设计报告分析.docVIP

基于VHDL的多功能数字钟 设计报告 021215班 卫时章一、设计要求 1、具有以二十四小时制计时、显示、整点报时、时间设置和闹钟的功能。 2、设计精度要求为1秒1、系统输入：时钟信号clk采用Hz；系统状态及较时、定时转换的控制信号为k、set复位信号为reset均由按键信号产生。 2系统输出：LED显示输出；蜂鸣器声音信号输出。 3多功能数字电子钟系统功能的具体描述如下： （一）计时：正常工作状态下，每日按24h计时制计时并显示，蜂鸣器无声，逢整点报时。 （二）校时：在计时显示状态下，进入小时校准状态，之后按k”键则进入分校准状态继续按下k”键则进入秒复零状态次按k”键恢复到正常计时显示状态。（1）小时校准状态在小时校准状态下，显示小时的数码管闪烁，并以Hz的频率递增计数。 （2）分校准状态：在分校准状态下，显示分的数码管闪烁，并以Hz的频率递增计数。 （3）秒校准状态：在秒复零状态下，显示秒的数码管闪烁，并以Hz的频率递增计数。（）小时校准状态在小时校准状态下，显示小时的数码管闪烁，并以Hz的频率递增计数。（）校准状态在校准状态下，显示的数码管闪烁，并以Hz的频率递增计数。（三）整点报时：蜂鸣器在59”分钟的第51”、53”、55”、57”秒发频率为5Hz的低音，在59”分钟的第59”秒发频率为1Hz的高音，结束时为整点。 （四）显示：采用扫描显示方式