第二章X微处理器精要.ppt

总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和存储器） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 8086/8088的操作和时序 学习CPU时序的目的 1、了解时序有利于深入了解指令的执行过程。 2、有利于提高所编程序的质量，减小存储空间， 加快程序运行速度。 3、帮助我们在构成微机系统时 ，考虑扩展的 I/O端口、存储器等与CPU之间的时序配合。 4、在微机时序控制应用中，精确计算程序运行时间， 便于与控制过程相配合。 8086/8088的操作和时序 最小模式的8088总线时序 1、存储器读总线周期 2、存储器写总线周期 3、I/O读总线周期 4、I/O写总线周期 5、中断响应周期 6、总线保持和响应时序 7、系统复位 8086/8088的操作和时序 1、存储器写总线周期 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输出数据 A19 ~ A16 S6 ~ S3 IO/M* WR* READY （高电平） DT/R* DEN* T1状态——IO/M*输出低电平，表示存储器操作；输出20位存储器地址A19 ~ A0； ALE输出正脉冲，表示复用总线输出地址； DT/R*高电平，表示本总线周期执行写操作。 T2状态——输出控制信号WR*和数据D7 ~ D0； DEN*输出低电平，数据收发器获得数据允许信号 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 2、I/O写总线周期 输出数据 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 0000 S6 ~ S3 IO/M* WR* READY （高电平） DT/R* DEN* T1状态——IO/M*输出高电平，表示I/O操作；输出16位I/O地址A15 ~ A0； ALE输出正脉冲，表示复用总线输出地址； DT/R*高电平，表示本总线周期执行写操作。 T2状态——输出控制信号WR*和数据D7 ~ D0； DEN*输出低电平，数据收发器获得数据允许信号 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 3、存储器读总线周期 READY （高电平） DT/R* DEN* T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 A19 ~ A16 S6 ~ S3 IO/M* RD* T1状态——IO/M*输出低电平，表示存储器操作；输出20位存储器地址A19 ~ A0； ALE输出正脉冲，表示复用总线输出地址； DT/R*低电平，表示本总线周期执行读操作。 T2状态——输出控制信号RD*,DEN*输出低电平，数据收发器获得数据允许信号 T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 4、I/O读总线周期 T4 T3 T2 T1 ALE CLK A19/S6 ~ A16/S3 A15 ~ A8 AD7 ~ AD0 A15 ~ A8 A7 ~ A0 输入数据 S6 ~ S3 IO/M* RD* 0000 READY （高电平） DT/R* DEN* T1状态——IO/M*输出高电平，表示I/O操作；输出16位I/O地址A15 ~ A0； ALE输出正脉冲，表示复用总线输出地址； DT/R*低电平，表示本总线周期执行读操作。 T2状态——输出控制信号RD*, DEN*输出低电平，数据收发器获得数据允许信号 T3和Tw状态——检测数据传送是否能够完成 T4状态——前沿读取数据，完成数据传送 CPU与存储器的速度匹配：Tw T1 T2 TW T4 CLK IO/M A19~A16/S6~S3 A15~A8 AD7~AD0 ALE RD DT/R DEN 高IO 低M A19~A16 S6~S3 A7~A0 DATA IN T3 WAIT READY READY 插入TW状态的存储器读周期 插入等待状态Tw 同步时序通过插入等待状态，来使速度差别较大的两部分保持同步 在读写总线周期中，判断是否插入Tw 1. 在T3的前沿检测READY引脚是否有效 2. 如果READY无效，在T3和T4之间插入一个等效于T3的Tw ，转1 3. 如果READY有效，执行完该T状态，进入T4状态 演示 8086/8088的操作和时序 等