集成电路中的器件及模型chap精要.pptVIP

EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * * EE141 * EE141 * EE141 * EE141 * * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * * 分布RC线 节点i处的电压可以通过求解微分方程来确定： V是导线上一个特定点的电压，x是该点和信号源之间的距离 * 阶跃响应与时间及位置关系 一条导线对阶跃输入的响应，画出导线上不同点处随时间的波形，在长导线中会引起相当长的延时 * RC-Models 集总和分布RC网络的阶跃响应比较 用SPICE模拟的多晶硅线的传输延迟 集总C与分布RC的选择规则： 何时考虑RC延时，经验规则： （1）rc延时只是在tpRC近似或超过驱动门的tpgate时才考虑 临界长度： 当互连线超过这个临界长度时，RC延时才占主要地位 （2）rc延时只是在输入信号的上升（下降）小于导线的上升（下降）时间时，才考虑。trRC 若上述条件不满足，信号的变化将比导线的传播时延慢，因此，采用集总电容模型即可。 * 当(RwCw)/2=RsCw或L=2Rs/r时, 由导线引起的延时将变成主要的延时. 现在假设一个电源内阻为1KΩ的驱动器驱动一条1um宽的Al1导线 (r=0.075Ω/μm), 根据经验规则，此时临界长度为2.67cm. 驱动门模拟成具有内阻的电压源 考虑驱动器内阻RS时RC线的延时 * 传输线模型(rlc) 当电路的开关速度变得足够快，并且互连材料的质量变得足够好而使导线的电阻保持在一定的范围内时，导线的电感将开始支配延时特性，因此必须考虑传输线效应. 有损传输线模型如下图, 设漏导g=0，得到如下波的传播方程 r g l l c g g c r r * 分布RC线的SPICE模型 用一个具有有限数目元件的集总RC来近似分布rc线 同轴电缆 三层平带线 微带线 导线在接 地平面上 芯片上互连线 PC板上互连线 美国标准双股线 C：电容，L：电感 电子系统中的互连线 * 展望未来 互连线可分为局部互连和全局互连 随着IC的发展，晶体管尺寸↓→芯片总面积↑→芯片上导线的平均长度↑ 工艺尺寸↓→门延时↓,互连延迟↑→总延时～互连延迟 * 互连线长度 Global Interconnect S Local = S Technology S Global = S Die Source: Intel * 展望未来 The interconnect hierarchy of 0.25um CMOS process, drawn to scale 为了使中等或较长导线的延时不会变得太长，有两种方法: 1. 采用较好的互连 (Cu) 和绝缘材料. 集成宽度和低电容是关键 2. 区分开局部和全局导线， 保持电阻大小能被控制是主要的 * * 不同电阻条宽和端头形状的端头修正因子 * 阱区MOS电容就是放入一个n阱，底电极具有很高的电阻率 * 用八角盒作为圆形和方形的折中 在芯片上唯一广泛使用的电感器是平面螺旋电感 * * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * EE141 * 多晶导线由于厚度较小，线间电容小；Al5厚度大，线间电容大； 要求上层线间隔大 EE141 * EE141 * EE141 * EE141 * EE141 * * 对于W/H比值大,总电容接近平板电容Cpp. W/H1.5, Cfringe变成了主要部分. 对于较小的线宽，边缘电容可使总电容增加10倍以上 这种线结构称为微带线 ( 分析局限于单个矩形导体放在接地平面之上，互连层数目限制在1或2层) 互连电容与W/H的关系 * 多层互连结构中导线间的电容耦合 今天的工艺已提供了更多的互连层，并且线布置得相当密集，因而假设只与地之间存在电容耦合是不成立的 * 互连电容与设计规则的关系 在多层互连结构中，导线间的电容已成为主要因素，这一效应在高层互连中的导线更是如此。 当W变成小于1.75H时,导线间的电容开始占主导地位 Intel 0.25 微米工艺互连线 5 层金属 Ti/Al - Cu/Ti/TiN Polysilicon dielectric 导线电容 (0.25 μm CMOS) 平面电容 边缘电容 上极板 下极板 前四层金属具有相同的厚度并采用同样的绝缘层， 第五层金属的厚度接近前者的两倍并布置在具有较高介电常数的绝缘层上。 导线布置在有源区有较高的电容 场氧 有源区 多晶 多晶 * 金属导线间电容 (0.25umCMOS) L