数电课程设计-电梯自动控制系统.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数电课程设计-电梯自动控制系统.doc

《数字逻辑》课程设计 学院:计算机与信息学院 参考资料:图书馆藏书和课本 2010年7月2日 计算机与信息学院、计算机系统结构研究所 1、目的 (1)让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法; (2)进一步巩固所学的理论知识,提高运用所学知识分析和解决实际问题的能力; (3)初步掌握使用EDA(电子设计自动化)工具设计数字逻辑电路的方法,包括设计输入、编译、软件仿真、下载和硬件仿真等全过程; (4)经过查资料、选方案、设计电路、撰写设计报告、使学生得到一次较全面的工程实践训练,通过理论联系实际,提高和培养创新能力,为后续课程的学习,毕业设计,毕业后的工作打下基础。 2.课程设计题目 高楼电梯自动控制系统设计任务和基本要求:系统控制的电梯往返于1-9层楼。 乘客要去的楼层数可手动输入并显示(设为A数)。 电梯运行的楼层数可自动显示(设为B数)。 当AB时,系统能输出使三相电机正转的时序信号,使电梯上升; 当AB时,系统能输出使三相电机反转的时序信号,使电梯下降; 当A=B时,系统能输出使三相电机停机的信号,使电梯停止运行并开门; 梯是上升还是下降各层电梯门外应有指示各层电梯门外应有使电梯上升或下降到乘客所在楼层的控制开关。 (4)十进制至二进制普通编码器 4.设计思想步骤 1实验思想 刚开始的实现是分模块的,然后在每个模块的功能都实现之把它们连接起来,分为三个模块,即输入的二进制到十进制的数值编码转换模块、数值比较模块和可逆计数模块。 二进制到十进制的数值编码转换模块包括楼层选择器、状态显示器、译码器和楼层显示器。乘客在电梯中选择所要到达的楼层,, 由译码/驱动器75LS48和共阴极数码管BS201A组成 数值比较模块:我们假设用户输入想去的楼层数为A,电梯实际所在的楼层数为B,将三种比较结果接三个灯lamp1,lamp2,lamp3,用高低电平的不同来显示电梯的三种不同状态,(1表示灯亮,0表示灯灭)即: 当AB时,系统能输出使三相电机正转的时序信号,使电梯上升当AB时,系统能输出使三相电机反转的时序信号,使电梯下降当A=B时,系统能输出使三相电机停机的信号,使电梯停止运行并开门  集成数值比较器74LS85是4位数值比较器,其功能如下: 从功能表可以看出,该比较器的比较原理和两位比较器的比较原理相同。两个4位数的比较是从A的最高位A3和B的最高位B3进行比较,如果它们不相等,则该位的比较结果可以作为两数的比较结果。若最高位A3=B3,则再比较次高位A2和B2,余类推。显然,如果两数相等,那么,比较步骤必须进行到最低位才能得到结果。 真值表中的输入变量包括A3与B3、A2与B2、A1与B1、A0与B0和A与B的比较结果。其中A和B是另外两个低位数,IAB、IAB和IA=B是它们的比较结果。设置低位数比较结果输入端是为了能与其他数值比较器连接,以便组成位数更多的数值比较器。根据1位数值比较器逻辑表达式可知: 再根据74LS85的功能表可得: 上式与逻辑图一致。由上式可以看出,仅对4位数进行比较时,应对IA>B、IA<B和IA=B进行适当处理,即IA>B=IA<B=0,IA=B=1。 首先考虑输入端口,一个异步复位端口reset,用于在系统不正常时回到初始状态;其次是输出端口,升降请求信号?, 74192引脚图 真值表: MR PL CPU CPD MODE工作模式 H X X X Reset (Asyn.)清除 L L X X Preset (Asyn.)预置 L H H H No Change保持 L H ↑ H Count Up加计数 L H H ↑ Count DowN 减计数 H=高电平 L=低电平 X=不定(高或低电平) ↑=由“低”→“高”电平的跃变 引脚功能表: ?CPU ?Count Up Clock Pulse Input 计数芯片时钟脉冲输入 ?CPD Count Down Clock Pulse Input 倒计时时钟脉冲输入 ?MR ?Asynchronous Master Reset (Clear) Input 异步主复位(清除)输入 ?PL ?Asynchronous Parallel Load (Active LOW) Input 异步并行负载(低电平)输入 ?Pn ?Parallel Data Inputs 并行数据输入 ?Qn ?Flip-Flop Outputs (Note b) 触发器输出(附注b ) ?TCD ?Terminal Count Down (Borrow) Output (Note b) 终端倒计时(借)输出(注b ) ?TCU ?Terminal C

文档评论(0)

xinshengwencai + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:5311233133000002

1亿VIP精品文档

相关文档