2014-03-25：第6章中央处理器重点.ppt

18．有一个8位机，采用单总线结构，地址总线16位（A15~A0），数据总线8位（D7~D0），控制总线中与主存有关的信号有MREQ（低电平有效允许访存）和R/W(高电平为读命令，低电平为写命令)。 主存地址分配如下：从0~8191为系统程序区，有ROM芯片组成；从8192~32767为用户程序区，最后（最大地址）2K地址空间为系统程序工作区。（上述地址均用十进制表示，按字节编址）。 现有如下存储芯片：8K×8的ROM，16K×1、2K×8、4K×8、8K×8的SRAM。请从上述规格中选用芯片设计该主存储器，画出主存的连接框图，并指以画出片选逻辑及与CPU的连接。 [解] 1）主存结构：系统程序区由ROM芯片组成，用户程序区和系统程序工作区均由RAM芯片组成。共需： 8K×8的ROM芯片1片， 8K×8的SRAM芯片3片， 2K×8的SRAM芯片1片。 主存地址分配如图所示。 U0（ＲＯＭ） U1（ＳＲＡＭ） U2（ＳＲＡＭ） U3（ＳＲＡＭ） U4（ＳＲＡＭ） 0000-1FFFH 2000-3FFFH 4000-5FFFH 6000-7FFFH F800-FFFFH D7 D0 0 0 0 - - - - - - - - - - - - - 0 0 1 - - - - - - - - - - - - - 0 1 0 - - - - - - - - - - - - - 0 1 1 - - - - - - - - - - - - - 1 1 1 1 1 - - - - - - - - - - - A15 A14 A13 A12 A11 - - - - - - - - - - A0 2)片选逻辑的确定： * 片内地址：U0-U3:A12-A0, U4 :A10-A0; 片选地址：A15，A14，A13，A12，A11 设各存储芯片的片选信号为低电平有效： ≥1 1 R/W CS0 3)片选逻辑及与CPU的连接： ①把互斥性的微命令分在同一段内，相容性的微命令分在不同段内。 ②应与数据通路结构相适应。 ③每个小段中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。 ④一般每个小段还要留出一个状态，表示本字段不发出任何微命令。 4.字段编码法中操作控制字段的分段原则 6.5.3 微指令编码法 1)一级功能转换 直接使操作码与入口地址码的部分位相对应。也可用PLA 电路实现。 2)二级功能转换 第一次先按指令类型标志转移，以区分出指令属于哪一类，第二次即可按操作码区分出具体是哪条指令，找出相应微程序的入口微地址。 6.5.4 微程序入口地址的形成 当公用的取指微程序从主存中取出机器指令之后，由机器指令的操作码字段指出各个微程序的入口地址（初始微地址）。主要方式有： 6.5.4 微程序入口地址的形成 公用段 指令 MOV 指令 ADD 指令 XXX 00H 03H 07H 3FH 一级功能转移示意图 微程序转移频繁，所以微指令中用次地址部分来指明下一条要执行的微指令的地址。 断定法是最常用的后继微地址形成方法，它把微指令的次地址部分又分为两个部分： (1) NAC: 次地址控制字段 （指示下一微地址的产生方式）； (2) NA: 次地址字段 （微程序转移时的后继微地址）。 6.5.5 后继微地址的形成 uIR 操作控制字段 顺序控制字段 控制存储器 CM uMAR 微地址形成部件 IR OP A …… …… …… … 微命令 NA NAC 1）顺序方式—— uAR递增。 2）无条件转移——uMAR←NA 3）条件转移——uMAR←uMAR+1，或 uMAR←NA 4）多分支转移 例如根据机器指令的操作码或寻址方式进行分支。 5）微地址寄存器首地址的产生 从取指入口开始，CPU被RESET时，uMAR也指向该入口。 例如，根据NAC的编码可以按如下方式中的一种来确定后继微地址： 6.5.6 模型机微程序控制器举例 1.微指令格式 1:XX→IB 2:XXin 3:DR 4:AR 5:算逻操作 6:计数 4位 4位 2位 2位 5位 4位 0:NOP 1:AX→IB 2:BX→IB 3:CX→IB 4:DX→IB 5:SI→IB 6:DI→IB 7:BP→IB 8:SP→IB 9:S→IB A:T→IB